• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 274 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM6208：晶体稳定性和容差要求

admin
Guru**** 2534260 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/603438/cdcm6208-crystal-stability-and-tolerance-requirement

部件号：CDCM6208

您好，

我正在 Pin模式(Pin模式19)下使用CDCM6208V1。 我还计划使用SEC_REF作为输入。  

请告诉我 ，晶体连接到SEC_REF时，必须满足什么稳定性和容差要求。

此致，

Madhu。

  • 0
    TI__Guru**** 2534260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Madhu

    首选具有7pF负载电容和<200uW驱动电平的XTals。 有关详细信息，请参阅数据表的“7.11 晶体输入特性”一节。

    此致
    普奈特
  • 0
    TI__Guru**** 2534260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Puneeth：

    感谢您的回复。

    数据表的" 7.11 晶体输入特性"一节未指定有关晶体稳定性和容差的任何内容。

    正如您所提到的，电容和驱动电平等其他因素也在该部分中提及。

    因此，请告诉我晶体的稳定性和容差是多少。

    此致，

    Madhu

  • 0
    TI__Guru**** 2534260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Madhu

    频率稳定性和容差取决于应用中允许的频率偏差。 典型的xtals规格为20-30ppm，但您也可以使用更严格的规格获得更广泛的xtals。

    此致
    普奈特
  • 0
    TI__Guru**** 2534260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Puneeth：

    感谢您的回复。

    您能否告诉我输出频率偏差与晶体稳定性的关系？

    此致，
    Madhu
  • 0
    TI__Guru**** 2534260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Madhu

    XTAL制造商通常指定室温下的频率容差和温度下的频率稳定性。
    第一个是指在室温下测量的零件频率公差。 第二个是指温度下的频率偏差。
    例如，如果要求在0°C至70°C的温度范围内最大允许频率偏差为100 ppm，则应使用在室温(25°C)下容差为50 ppm，在工作温度下稳定性为50 ppm的晶体。

    此致
    普奈特