• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 143 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4826万：是否可以在时钟分配模式下启用数字延迟？

admin
Guru**** 2551780 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/602406/lmk04826-can-digital-delay-be-enable-with-clock-distribution-mode

部件号：LMK0.4826万

尊敬的技术支持团队：

数字延迟是否可以仅为时钟和sysref启用时钟分配？

我不像下面那样使用VCO和PLL，我想使用数字延迟。

没有VCO的数字延迟步骤如何？ 它是否取决于输入时钟频率？

此致，

TTD

  • 0
    TI__Guru**** 2551780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，

    您可以在分发模式下使用数字延迟。

    CLKin1路径的频率决定数字延迟的步长。 完整步骤等于时钟分布路径周期。 半步长是CLKin1的时钟分配路径周期和占空比的一半。

    73岁
    Timothy
  • 0
    TI__Guru**** 2551780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Timothy：

    感谢您的回复。
    我知道DCLKout (红线)可以通过CLKin1被数字延迟和输入VCO时钟(1966.08MHz)延迟。
    因此步长约为500ps。
    SYSREF (输入61.44MHz至CLKin0)是否可以通过SDCLKout (蓝线)上500ps (1VCO)的数字延迟来延迟？
    还是16.27ns(61.44M)步长？

    此致，
    TTD