This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/613075/lmk04828-low-power-sysref-generation
我正在为 基于ADC32RF45的接收器设计研究低功耗时钟解决方案。 我在高速论坛上发布了与此相关的问题：
问题在于ADC32RF45 EVM使用LMK0.4828万为ADC，EVM FPGA以及FPGA时钟生成SYSREF。 LMK0.4828万的数据表显示功率耗散为1.9W。
如果设备仅输出SYSREF信号，或者是否有其它更简单的时钟设备可代替LMK0.4828万，则此功耗是否准确？
我的原始帖子的小更正。 我意识到LMK0.4828万数据表中有一个关于估计特定配置的功耗的部分，还在另一个帖子中找到了一个电子表格计算器。 使用电子表格并插入我认为设置的典型配置与ADC32RF45 EVM类似，我得到的LMK0.4828万功耗约为1.2W。 但是，由于ADC32RF45将从LMX2582计时，我的问题仍然是，是否有更低的功率方法来生成所需的SYSREF和可能的FPGA时钟。 例如，LMX2582的第二个输出可用于生成FPGA时钟(ADC采样速率为3 GSPS，ADC小数为24)。 或者LMK0.461万可能是较低的功率选项，因为LMX设备中生成3 GHz时钟。
您好，Puneet， 感谢您的意见。
我有500 mW SYREF系列的功率预算。 您认为LMK0461x类型的设备可以实现这一点吗？ 仅需要3路LVDS输出FPGA时钟，用于FPGA的SYSREF，用于ADC的SYSREF。 LMX582将为ADC提供3 GHz时钟。 。
我的另一个想法是使用像LMK0.101万这样的时钟缓冲器从FPGA时钟生成SYSREF信号。 我的想法是使用LMX2582生成ADC时钟(近3 GHz)和FPGA时钟(ADC时钟/24)。 使用FPGA时钟为LMK0.101万供电，以生成绕FPGA时钟/32的SYSREF信号。 LMK0101将输出三个LVDS信号：FPGA时钟和两个SYSREF信号。 如果我的估计值正确，则功率应该比LMK0.461万低得多，低于200 mW。 但是，我不确定这是否支持ADC/SYSREF定时关系所需的设置/保持时间，以及如何 处理初始化后彻底关闭SYSREF。 这是合法的做法吗？
