我需要10对DCLK和SYSREF来为10个DAC芯片提供服务。
DCLK = 156.25MHz，SYSREF = 19.5.3125万MHz
LMK0.4828万可以提供7对DCLK和SYSREF，所以我需要两个并联的LMK0.4828万。
主参考输入：100MHz，主LMK0.4828万提供156.25MHz DCLK和19.5.3125万MHz SDCLK (连续，用于从属设备的同步输入)
主LMK的SYNC PIN和CLKIN0 PIN未使用
我的问题是：两个从LMK的DCLK输出没有相位对齐。没有SYSREF输出。
我使用时钟配置工具导出寄存器值，这是FPGA Finish LMK设置中的SPI Mater模块。
我错了哪里？？
你好，Simon
当需要同步功能时，无法同时生成DCLK和SYSREF，因为SYSREF和SYNC在同一路径下， SYNC输入应为单脉冲以重置所有DCLK输出分频器，SDCLK = SYNC，因此SYSREF输出必须为单脉冲！
我尝试通过设置 reg 0x143[4]=0禁用SYNC_EN位，我还尝试通过写入reg 0x144=FF设置SYNC_DISSxx以忽略REST同步脉冲（来自CLKIN0的同步输入为19.5.3125万MHz连续，主LMK输出为），但我失败了，同步状态将中断，我不知道为什么？
我通过使用CodeLoader而不是TIC pro导出reg值获得SYSREF输出，这很奇怪，因为使用TIC pro reg值时，两个工具具有相同的setting.no SDCLK输出。
SYSREF_MUX=Normal，DDLYx_EN必须关闭！！ DCLK输出似乎是同步的(不是预期的正弦，通过进一步的同步输入中断)，但可以 观察到从LMK DCLK输出之间存在抖动(绿色迹线较粗)，
以下是示波器的屏幕截图：
没有 时间浪费，也许我应该开始一个新的PCB设计：一个从LMK输出所有用于采样时钟的DCLK，另一个输出所有SYSREF？？
我需要您的建议，
谢谢
