您好，
在我之前的一个标签中，我询问了CLKin0用作同步源的情况，以及由于该路径是交流耦合的，因此我在实现同步源时遇到的问题。 因此，我尝试执行相同操作，但现在使用同步。 然而，这并不是一件容易的事情。
我的设置使用连接到CLKin1的外部1GHz时钟，它驱动SYSREF分频器(对于此设置，我不使用内部VCO)。 对多个板重复此设置。 同步信号由同步源生成，并由主LMK0.4828万与1GHz时钟一起分配，用于多板同步。 然后，将此同步信号连接到每个板上的同步引脚。 但是，我仍然无法可靠地对齐不同主板上的SYSREF输出。 此时，我正在使用边缘敏感同步，并使用大约100毫秒持续时间的脉冲。
使用此小计时窗口(1ns)，是否仍可以使用SYNC实现多板同步？
期待您的回答。
此致
您好，Puneet，
系统方框图如下所示。 它使用主板生成1GHz参考并使用LMK0.4828万分配同步信号。 使用不同的时钟缓冲器正确分配时钟。 对于该主板，有几个从属板，每个从属板都有一个LMK0.4828万和其它JESD204B设备。
在每个从属板上，LMK0.4828万的使用如下：
同步信号被传递到SYNC引脚，并通过SYNC/SYSREF分发路径一路传输。 1GHz时钟参考仅用于生成SYSREF，并传递到DCLK输出以用于其他时钟生成。
同步顺序如下：
1)使用默认配置配置每个设备上的LMK后，我启用同步路径以重置所有时钟分频器(包括SYSREF)：
//启用同步功能(单触，同步引脚)
0x143 <- 0xD1
//将SYSREF_MUX更改为使用SYNC输入
0x139 <- 0x00
//禁用CLKin0_Out _MUX (0以外的值正常)
0x147 <- 0x03
//启用分禾器重置
0x144 <- 0x00
对所有板执行此操作后，我将生成同步脉冲。 脉冲由FPGA生成并由软件控制。 此时，脉冲持续100毫秒，产生时钟与1GHz时钟同步。
脉冲完成后，我将在从属板上恢复LMK的默认配置：
//禁用分禾器复位
0x144 <- 0xFF
//恢复同步模式(无同步源)
0x143 <- 0x10
//将SYSREF_MUX更改为使用SYSREF Continuous源
0x139 <- 0x03
完成所有这些工作后，我希望所有板的SYSREF能够保持一致，或者在整个运行过程中显示一致的阶段关系，但我无法实现，我有点没有想法。 这种设置是针对单个主板的，但我似乎找不到扩展它的方法。
首先，此设置是否正确以实现多板同步？
期待您的回复。
此致
