• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 281 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4828万：LMK0.4828万的相位噪声值

admin
Guru**** 2540720 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/618183/lmk04828-phase-noise-values-for-lmk04828

部件号：LMK0.4828万

尊敬的先生：

我们在设计中使用LMK0.4828万双PLL。 为此，我们需要如下所述的各种频率的相位噪声值，

PLL的输入频率：25MHz (SiT5000AI-8C-33E0-LL) 25.0万

VCXO频率 ：100MHz (CVHD-950X-VCXO 100.000)

输出频率：

DCLKOUT0：120MHz，LVDS模式，也提供60MHz

DCLKOUT2：240MHz，LVDS模式

DCLKOUT4：100MHz，LVDS模式

DCLKOUT6：100MHz，LVDS模式

DCLKOUT8：2400MHz，LVPECL模式

DCLKOUT10：100MHz，LVDS模式

SDCLKOUT5： 100MHz，LVDS模式

SDCLKOUT9： 10MHz，LVDS模式

SDCLKOUT11： 10MHz，LVDS模式

此致，

Jaya Bharath

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Jaya：
    您可以使用时钟设计工具来模拟相位噪声性能。 您可以从以下链接下载：
    www.ti.com/.../clockdesigntool
    如果您在使用该工具时发现任何问题，请告诉我。
    此致
    普奈特
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的Puneet：

    我尝试了时钟设计工具。 但它显示所有输出频率的相同相位噪声值，而且值非常高。

    此致，
    Jaya Bharath
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Jaya

    请按照已连接快照中所示对工具进行编程。 根据要求的频率选择输出分频器，然后绘制输出相位噪声。 绘图时，该工具默认采用1kHz - 10kHz作为集成带宽。 如果您对12kHz-20MHz集成带宽感兴趣，则必须更改此设置。

    如果您仍有任何问题，请告诉我。

    此致

    普奈特

    e2e.ti.com/.../Capture.zip