• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 212 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCVF2505：CDCVF2505/附加延迟

admin
Guru**** 2544870 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/614740/cdcvf2505-cdcvf2505-additional-delay

部件号：CDCVF2505

您好，

我知道反馈延迟可以通过在CLKOUT引脚上添加电容器来优化，那么是否可以 通过在每个1Yx引脚上添加电容器来单独调整1Yx引脚的延迟？

此致，

Satoshi /日本Disty.

  • 0
    TI__Guru**** 2544870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Satoshi San，

    PLL反馈来自CLKOUT引脚。 通过在CLKOUT上添加电容器，将调整所有yx输出的延迟。 任何时钟路径中的延迟取决于该路径上的电容负载。 如果更改了加载，则该路径中的延迟也会更改。

    此致
    普奈特