This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVC1310:单端与差动直流特性

Guru**** 2502205 points
Other Parts Discussed in Thread: CDCLVC1310

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/628443/cdclvc1310-single-ended-vs-differential-dc-characteristics

部件号:CDCLVC1310

我打算分阶段二次CDCLVC1310,即部分将由另一部分的LVCMOS输出驱动。 我是否只能使用系列端接?

数据表中的输入特性部分不明确,如下所示:

  • 对于PRI_INP引脚的“单端直流特性”,我只能通过源端接向LVCMOS信号馈入
    • 高电平应小于3.3V+0.3V
    • 低电平不低于-0.3V
  • 对于PRI_IN引脚的“差分DC特性”,我需要将3.3V LVCMOS信号衰减为
    • 差分输入电压摆动必须小于1.3V (对于PRI_INP中的3.3V LVCMOS信号,PRI_INN居中为1.65V时,此电压大约为1.65V)

哪些信息是正确的?

我知道数据表建议在耦合LVCMOS时使用Thevenin端接,但是,我想了解为什么如果源已经端接,则需要完全这样做。 如果只为了限制输出电压摆动而执行此操作,那么是否可以选择使用2.5V或1.8V LVCMOS信号并相应地调整PRI_INN引脚的输入电压?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    由于输入缓冲器是本机差动输入级,我建议单端LVCMOS输入符合单端和差动直流输入规范。

    即使端接是限制驱动器输入电压摆动并 满足输入规格的一种方法。  如果您需要任一缓冲区的3.3V LVCMOS输出,则建议使用此方法,因为VDDO不应超过VDD。

    如您所述,另一种方法是使用具有源终端的2.5V LVCMOS输出的第一个缓冲器,将第二个缓冲级的IN+输入和偏置输入驱动为1.25V,VDD为2.5V。

    此致,
    艾伦