This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.0338万:时钟相位抖动

Guru**** 2385570 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/624336/lmk00338-clock-phase-jitter

部件号:LMK0.0338万
在“线程:LMK0.3328万”中讨论的其它部件

尊敬的团队:

我的客户在测试时钟相位抖动时遇到问题。

与下图一样,测试项目失败。

此时钟是BMC (PCIe Gen2)的来源。

现在,他们正在尝试修改LMK0.0338万RTAR上的阻尼电阻。 从33欧姆转换为22欧姆。

但我们仍然想问您是否曾遇到过这种问题?

我们是否可以通过修改LMK0.0338万RTAR的代码来解决此问题?

 

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    他们能否共享显示时钟抖动测试结果窗口的屏幕截图(例如 通过/失败,高频抖动值,低频抖动值)?

    他们能否共享o范围设置文件?  测量结果与o范围的设置有很大的关系。

    它们应遵循以下o型示波器设置指南:

    •实时采集,无插值
    •最小160 us /分区(200 us /分区)
    •最低12.5 GS/s采样率(25 GS/s)
    •垂直刻度设置为最大100 mV/div (50 mV/div可以提供更好的结果)
    •4 GHz带宽
    •捕获上升沿

    确保它们设置了正确的测量参考点。  最一致的基准位于边线的最快部分,这可能偏离50 % 水平或零交叉点。  

    他们能否发送单端(P & N)和差分(P-N)波形的屏幕截图?  使探头尖端的导线尽可能短,以尽量减少反射。

    此致,
    艾伦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Alan,

    由于是抖动的主题,我想知道为什么LMK0.3328万在50MHz到150MHz之间的频率会抖动。 我们在设计中使用AD9249 ADC,我们选择了LMK0.3328万作为主时钟源。 ADC AD9249的孔径抖动要求为135fs。

    LMK0.3328万数据表给出输出频率<100MHz时的抖动为150fs,输出频率>100MHz时的抖动为100fs。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    LMK0.3328万在整数PLL模式下,使用干净的50 MHz输入(例如50 MHz晶体或低噪声振荡器参考),可实现小于150 FS RMS抖动。

    相位噪声和RMS抖动性能可以使用WEBENCH时钟架构器进行模拟。  您可以参阅本网络视频教程系列:

    此致,
    艾伦