• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 312 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4828万：LMK0.4828万 PLL2 0-Delay时钟未对齐

admin
Guru**** 2540720 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/625247/lmk04828-lmk04828-pll2-0-delay-the-clocks-are-not-aligned

部件号：LMK0.4828万

对不起，我使用LMK0.4828万，模式为0延迟，仅PLL2。我的REFCLK为50MHz，反馈时钟有sysref；
LD信号正常，时钟频率都正确。但带有sysref的REFCLK的位置未对齐。所有时钟输出均未对齐。
我尝试更改SYSREF_DDLY的值，但没有效果。
这是TIC PRO文档，是否有错误？ 如何插入我的文档？

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    值为：
    R0 (初始化) 0x0.008万
    R0 0x0万
    R2 0x0.02万
    R3 0x0.0306万
    R4 0x0004D0
    R5 0x0.0055万B
    R6 0x0.06万
    R12 0x000C51
    R13 0x000D04
    R256 0x1.0014万
    R257 0x1.0167万
    R258 0x1.0255万
    R259 0x1.0305万
    R260 0x1.0421万
    R261 0x1.05万
    R262 0x0106F0
    R263 0x1.07万
    R264 0x0.108万C
    R265 0x1.0967万
    R266 0x010A55
    R267 0x010B05
    R268 0x010C21
    R269 0x010D00
    R270 0x010EF0
    R271 0x010F11
    R272 0x1.1014万
    R273 0x1.1167万
    R274 0x1.1255万
    R275 0x1.1305万
    R276 0x1.1421万
    R277 0x1.15万
    R278 0x0116F0
    R279 0x1.17万
    R280 0x0.1181万E
    R281 0x1.1967万
    R282 0x011A55
    R283 0x011B05
    R284 0x011C21
    R285 0x011D00
    R286 0x011EF0
    R287 0x011F61
    R288 0x1.2008万
    R289 0x1.2167万
    R290 0x1.2255万
    R291 0x1.2305万
    R292 0x1.2421万
    R293 0x1.25万
    R294 0x0126F0
    R295 0x1.27万
    R296 0x0.128万A
    R297 0x1.2967万
    R298 0x012A55
    R299 0x012B05
    R300 0x012C21
    R301 0x012D00
    R302 0x012EF0
    R303 0x012F06
    R304 0x1.3018万
    R305 0x1.3167万
    R306 0x1.3255万
    R307 0x1.3305万
    R308 0x1.3421万
    R309 0x1.35万
    R310 0x0136F0
    R311 0x1.37万
    R312 0x1.382万
    R313 0x1.3903万
    R314 0x013A00
    R315 0x013B3C
    R316 0x013C03
    R317 0x013D59
    R318 0x013E03
    R319 0x013F15
    R320 0x1.4万
    R321 0x1.41万
    R322 0x1.4208万
    R323 0x1.4311万
    R324 0x0144FF
    R325 0x0.1457万F
    R326 0x1.46万
    R327 0x1.47万
    R328 0x1.4802万
    R329 0x1.4902万
    R330 0x014A02
    R331 0x014B02
    R332 0x014C00
    R333 0x014D00
    R334 0x014E00
    R335 0x014F7F
    R336 0x1.5001万
    R337 0x1.5102万
    R338 0x1.52万
    R339 0x1.53万
    R340 0x1.5478万
    R341 0x1.55万
    R342 0x1.5678万
    R343 0x1.57万
    R344 0x1.5878万
    R345 0x1.59万
    R346 0x015A78
    R347 0x015BF4
    R348 0x015C20
    R349 0x015D00
    R350 0x015E00
    R351 0x015F0B
    R352 0x1.6万
    R353 0x1.6101万
    R354 0x1.624万
    R355 0x1.63万
    R356 0x1.64万
    R357 0x0.1651万E
    R369 0x0171AA
    R370 0x1.7202万
    R380 0x017C15
    R381 0x017D33
    R358 0x1.66万
    R359 0x1.67万
    R360 0x1.6801万
    R361 0x1.6959万
    R362 0x016A20
    R363 0x016B00
    R364 0x016C00
    R365 0x016D00
    R366 0x016E13
    R371 0x1.73万
    R8189 0x1FD00
    R8190 0x1FFE00
    R8191 0x1FFF53
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好

    您是否发布了分隔符同步？ 您也可以在TICSpro的"SYC/SYSREF"页面上单击"SYNC dividers"按钮。

    此致
    普奈特
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢您的回答，但我没有EVM板，以后我使用配置寄存器0x139 0x00，0x143 0x11，0x140 0x00，0x144 0x74， 0x143 0x11，0x143 0x31，0x143 0x11，0x144 0xFF，0x139 0x03生成同步pluse，但只有几次，输出时钟为同一相位；大多数时间时钟未对齐。\n边，输出时钟已对齐但未与REFCLK对齐的时间。 我的最终目的是使多个卡同步。因此，REFCLK与所有卡对齐，如何使所有输出时钟处于同一个相位。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好
    我在您的寄存器配置中看到分隔线的同步已被取消。 您是否将0编程为SYNC_DISx？
    请发送电子邮件至clock_support@list.ti.com，我可以与您分享详细说明同步过程的文档。
    此致
    普奈特
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢，我已将问题发送至 clock_support@list.ti.com 我的电子邮件ID是 houguangming1831@163.com

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Puneet

    通过单击“SYNC dividers”按钮，在TICSpro之后配置寄存器，输出时钟已对齐，但未与REFCLK对齐，REFCLK和输出时钟之间的延迟时间几乎相同。如何更改它们之间的延迟时间？同样，我更改0x13C的寄存器 0x13D不起作用。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好

    我已通过电子邮件向您发送文档。 要调整延迟，您可以使用模拟和数字延迟。 只有在对数字延迟编程后发出同步后，才会产生此效果。

    此致
    普奈特