[参考译文] WEBENCH®︎Tools/LMK0.461万：时钟架构师未按预期作出响应，缺少功能？

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/635131/webench-tools-lmk04610-clock-architect-not-responding-as-expected-missing-features

工具/软件：WEBENCH设计工具

我支持的一位客户正在为连接到FPGA的JESD204B ADC寻找时钟解决方案。

他们最初选择了LMK0.461万以获得最低的抖动。

我还建议看看钟表设计师，他们也是这样做的。

请 在下面查找他们的评论。

缺少选项“JESD204B compliant”。

优先级设置的权重因子不能按预期工作。

如果抖动设置为最高优先级，而其他3个参数设置为低优先级，则仍对成本和进行排序

最佳抖动规格位于位置8

是否有方法模拟LMK0.461万？