[参考译文] LMK0.4616万：多个JESD204B时钟分配器

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/639033/lmk04616-multiple-jesd204b-clock-distributors

部件号：LMK0.4616万
在“线程： LMK0.461万”中讨论的其他部件

您好，

我需要在我的系统中分配12个器件时钟和SYSREF信号(至DAC，ADC和FPGA)。

我看到的时钟输出计数最高的部分是LMK0.4616万，它有16个时钟输出(8个器件时钟和8个SYSREF信号)。

不过，我还缺少四个时钟。使用几个符合JESD204B标准的时钟分配器并仍然保证两者之间的确定性关系的最佳方式是什么

系统中的所有SYSREFs和设备时钟？

提前感谢！

伙计。

8 年多前

0 admin 8 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Vaisman：

您可以使用2xLMK0.4616万或1x LMK0.461万和1x LMK0.4616万，并使用具有确定性SYSREF和DEVCLK的多设备配置。
有关详细信息，请参阅以下应用说明：

www.ti.com/.../snau222

此致
普奈特

0 admin 8 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Puneet，

感谢您提供应用说明-它非常有用。

我想使用配置4，但要做一些更改：
-设备1将处于'PLL2 only low skew mode'(仅PLL2低倾斜模式)。
-设备1将输出脉冲sysref，以分别同步设备2和3的引脚(通过不同的CLKout引脚)。

此配置是否仍然有效？

此外，
－是否有特定原因，设备2和3的OSCin使用连续的sysref而非设备时钟供电？
-是否可以使用CLKout驱动单端负载而不使用差分到单端缓冲器？

谢谢！
伙计。

0 admin 8 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，伙计

很抱歉回复太晚了，以下是我的评论：

-设备1将处于'PLL2 only low skew mode'(仅PLL2低倾斜模式)。
-设备1将输出脉冲sysref，以分别同步设备2和3的引脚(通过不同的CLKout引脚)。

此配置是否仍然有效？
答：是的，那就好了。

此外，
－是否有特定原因，设备2和3的OSCin使用连续的sysref而非设备时钟供电？
答：如果使用设备时钟而不是连续SYSREF，则两个设备的SYSREF分频器在每次通电时不会彼此相对对齐，尽管来自单个设备的所有时钟都将对齐。
-是否可以使用CLKout驱动单端负载而不使用差分到单端缓冲器？
答：是的，如果单端时钟输出满足缓冲区的VIL/VIH级别，则可以使用它。

此致
普奈特

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK0.4616万：多个JESD204B时钟分配器