This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:输入参考时钟抖动和频率要求

Guru**** 2549090 points
Other Parts Discussed in Thread: LMX2594

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/650621/lmx2594-input-reference-clock-jitter-and-frequency-requirements

部件号:LMX2594

您好,

我计划在我的其中一个设计中使用LMX2594。 在数据表中,典型的特征图形带有各种输出抖动值。

-我想知道输入参考时钟规格应该是什么才能满足这些抖动值。

-抖动响应是否也会受到输入参考时钟频率的影响。

我计划使用一个大约1GHz的输入参考时钟来获得从10GHz到15GHz的输出。 对于我来说,实现与数据表中提到的类似的输出抖动值非常重要。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Kiran,

    问得好。 输入参考时钟相位噪声非常关键,尤其是LMX2594具有如此低的PLL相位噪声。 输入参考时钟相位噪声直接影响LMX2594输出的PLL相位噪声部分。

    我用来确定此值的公式是获取参考时钟的相位噪声并加上20*log (output_frequency / reference_frequency)。 如果此相位噪声与您在数据表中看到的噪声水平相同,则几乎是相同噪声量的两倍,您将获得约3dB的额外噪声。 下面是一些计算方法,以给出一个想法:

    如果公式中的相位噪声为:
    比LMX2594相位噪声低3dB,总增加约1.76dB
    低于LMX2594相位噪声6dB,总增加约0.97dB
    比LMX2594相位噪声低9dB,总增加约0.51dB

    以下是您的案例的示例:
    您需要15GHz输出
    输入参考为1GHz
    使用公式查找20*log (15GHz / 1GHz)=23.5dB
    从数据表中,您可以看到15GHz载波@ 100kHz偏移,它是-84dB
    因此,如果您的1GHz参考@ 100kHz相位噪声为107.5dBm/Hz,它将转换为-107.5dBm/Hz + 23.5dB =-84dBm/Hz,从以上部分您会看到,如果相位噪声相等,则总噪声约为3dB,在15GHz载波@100kHz偏移时,您将会看到-81dBm/Hz。

    希望这能有所帮助!

    此致,

    Brian Wang