This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4828万:对于122.88MHz clk的信号,文件lmk0.4828万.IBS中包含的LVPECL1P6_OSC模型的模拟结果显然与测试结果不同。

Guru**** 2553260 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/660207/lmk04828-for-signal-of-122-88mhz-clk-the-simulation-results-of-the-model-lvpecl1p6_osc-included-in-the-file-lmk04828-ibs-is-obviously-different-with-the-results-of-testing

部件号:LMK0.4828万

1.驱动 程序lmk0.4828万 lvpecl1p6_osc

2.接收 器zynq7 (Xilinx) LVDS_HP_I

3.要求  122.88MHz

4.模拟工具  

5.  文件lmk0.4828万.IBS(2/08/2017)中2017中包含的LVPECL1P6_OSC模型的模拟结果 显然与测试结果不同

6.我们无法从模拟结果中确认芯片处的信号是否正常

7. lvpecl1p6_osc的型号是否是最新版本?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好
    网络上的模型(日期为2017年2月8日)是最新的模型。
    您能否发布模拟波形和测量波形以及超链接模拟原理图?
    此致
    普奈特
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.超私刑模拟schmatic

    2.模拟波形

    3.测试波形

    4.测试与模拟, 线段曲线为模拟,红色为测试。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好
    这看起来像是从接收器中产生的反射。 FPGA的接合线通常很长,如果您查看封装寄生最小/最大值,则扩散通常较大。 您是否尝试断开接收器的IBIS模型并再次模拟? 此外,您还可以尝试使用FPGA机架输入引脚的最小/最大封装寄生件,而不是标称值,以优化端接。
    此致
    普奈特