This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:输出功率与温度(图19):关于输出功率影响的注释

Guru**** 2551910 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/655193/lmx2594-output-power-vs-temperature-figure-19-note-about-output-power-impact

部件号:LMX2594
主题中讨论的其他部件:Tida-0.141万

团队,

"典型特性"一节中的图19确实提到:
'单端输出,带电阻器上拉和OUTX_PWR = 50。 请注意,在13.3 至14.3 GHz附近,在高温下输出功率可能会受到影响。 有关此项,请参阅应用程序部分"
http://www.ti.com/product/LMX2594/datasheet/specifications#x9336</s>9336

我们是否有更多详细信息可供分享? 我们能否量化影响并量化"高温"的含义?

我查看了"应用程序"部分(即第8部分,但我没有找到任何具体内容)。
-如果我们要使用的输出频率介于13.3 和14.3Ghz之间,是否需要遵循某些特定的设计要求?

提前感谢!

安东尼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    安东尼

    "高温"表示+85C。

    对于13.3 到14.3 GHz这一范围内的最差情况温度和最差情况频率,在+85 C时,输出功率在13.8 GHz时下降了6 dB,OUTX_PWR设置为50。  如果设置OUTX_PWR=15,则此DIP将完全消失。  

    此致,

    Dean

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    哇,我很荣幸能在Dean Banerjee的讨论中结束。 我很久以前读过你关于PLL设计的书,它真的学到了很多关于合成器和相关反馈系统的知识。

    在我的应用中,我在这个危险区域中合成13-13.5GHz。 预期产品是室外环境中的卫星终端,因此持续的输出功率过热实际上非常重要。
    *这种行为的根本原因是不是很清楚,我们是否可以在合成器外部对此采取一些措施?
    *您建议使用OUTX_PWR=15设置,但它会对输出功率产生影响吗?
    *电感器上拉时行为是否不那么明显?

    谢谢!
    Bert
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bert,

    如果您喜欢我的书修订版,我建议您访问 http://www.ti.com/tool/pll_book上的新修订 版以及基于本书的PLLatinum SIM工具

    对于这种行为,我们在电阻器上拉的表征中看到了这一点。   我没有电感器上拉数据,也不知道是否会更好,但这似乎是可能的。 我们知道输出阻抗是缓冲器的,对于OUTX_PWR的较高设置,它低于50欧姆。  看起来电感器上拉电阻垫可能比普通电阻上拉要好,但我们没有这些数据。

    实际上,降低OUTX_PWR确实需要一些输出功率。   硬件中可能会做一些事情,以便更好地优化热电压下的功率下降,但我们尚未这样做。

    此致
    Dean

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Dean,


    关于芯片的输出端接。 我只想使用一个输出和单端。 范围为13-13.5GHz。 我假设我们将使用电阻器上拉,这是我们讨论的原因。

    *其他输出是否可以保持打开? 是否需要终止? 是否需要将其上拉至VCC?

    *如何使用单端输出耦合。 如何做到最好,我们是否可以用电阻器端接互补输出?

    *任何建议使用哪种输出(A/B位置/负极)和耦合网络来最大程度地减少功率损失?

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bert,

    对于单端终端,请考虑像我们为参考设计TIDA-0.141万那样做一些事情。   对于您使用的一侧,请盖上上拉式和交流耦合盖。   对于未使用的一侧,您还需要将其上拉至Vcc和交流耦合盖。  然后使用50欧姆电阻器端接此电阻。  但是,由于路由是绝对重要的,特别是要使上拉离芯片很近,请将未使用的那一侧通过VIA购买更多空间给您想要的那一侧,以便您可以最小化此跟踪。

    此致,
    Dean