This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE1.8005万:10MHz时钟的相位噪声图解

Guru**** 2551110 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/656472/cdce18005-phase-noise-plot-for-10mhz-clock

部件号:CDCE1.8005万
在“线程: LMK0.0338万”中讨论的其它部件

大家好,Mike,

我们希望在超低相位噪声设计中使用CDCE1.8005万来分配10MHz时钟。

您能提供10MHz的相位噪声图吗?

以下是我们正在尝试满足的规格,您是否可以推荐最佳部件?

时钟分配2路输入以多路复用为5路输出。

电压输入= 0.4Vp到p  到  5Vp到p   (我想我们晚上需要使用电容分压器来达到这些数字)

10MHz的相位噪声:

1Hz =-75dBc/Hz

10Hz =-110dBc/Hz

100Hz =-130dBc/Hz

1kHz =-140dBc/Hz

输出电压= CMOS (2.5 至3.3V,50欧姆负载)

谢谢你。

Mike Lorenz

高级工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的Mike:

    您似乎正在寻找最佳性能。 我建议您查看LMK0.0338万缓冲区。 DS show pn offset at 1kHz to -144 dBc/Hz at 100 MHz表示此设备符合您的要求。

    此致,Simon。