This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LVPECL至LVDS

Guru**** 2553260 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/654891/lvpecl-to-lvds

尊敬的各位

我们的系统需要LVDS时钟信号,源为LVPECL输出。 我想知道是否只需在P/N线路上添加两个下拉电阻器? 因为没有足够的空间用于衰减网络。

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,冯先生,

    如果您将此时钟信号馈送至接收器,则添加衰减网络以避免损坏接收器非常重要。 需要衰减网络来降低LVPECL摆幅至LVDS摆幅(800mV至325mV)。 需要交流耦合来改变偏置,P或N线路上需要上拉/下拉电阻器来将LVDS接收器的直流偏置设置为1.2V。

    此致,
    车道