[参考译文] LMK0.3806万：数据表中数字锁定检测中的ppm计算

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/653843/lmk03806-ppm-calculation-in-digital-lock-detect-from-datasheet

部件号：LMK0.3806万

尊敬的先生/女士：

我正在阅读LMK0.3806万的数据表。在第44页的“9.1 6数字锁定检测”部分，有一个计算ppm的公式，如下所示。

ppm = 2e6 * 3.7 ns * FPD / PLL_DLD_CNT

PLL_DLD_CNT为14位。从该等式中，可以通过减少FPD的值来修正ppm。

QS 1.：但是，在实践中，使用小FPD可以以ppm提供低抖动输出，这是否正确？

QS 2.：小FPD将增加最小锁定时间。因此，增加的最小锁定时间是否会影响此IC的性能？

谢谢你。

Yifei

7 年多前

0 admin 7 年多前

TI__Guru**** 2510095 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Yifei
PPM计算仅对标记数字锁定检测信号有效。这意味着，如果您使用某种设置计算ppm，则当输出频率错误达到该值时，数字锁检测信号将会变高。最终，ppm错误将降至0。
因此，要回答您的问题：

QS 1.：但是，在实践中，使用小FPD可以以ppm提供低抖动输出，这是否正确？
答：如上所述，ppm指的不是抖动，而是标记数字锁定时的频率错误。

QS 2.：小FPD将增加最小锁定时间。因此，增加的最小锁定时间是否会影响此IC的性能？
答：它取决于输入时钟和PLL带宽的质量。较低的PFD频率也会增加带内PLL噪声，建议使用尽可能高的PFD频率。
此致
普奈特

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK0.3806万：数据表中数字锁定检测中的ppm计算