• 状态 Resolved
  • 已锁定 已锁定
  • 回复 16 回复
  • 订户 0 订户
  • 视图 748 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4828万：LMK0.4828万 PLL1 &amp；嵌套0延迟模式的2锁定时间计算

admin
Guru**** 2553830 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/661950/lmk04828-lmk04828-pll1-2-lock-time-calculation-for-nested-0-delay-mode

部件号：LMK0.4828万
您好 ，先生，
 
我们在嵌套0延迟模式下使用LMK0.4828万，设备时钟作为反馈。
 
CLKINx频率：25MHz
VCOX频率：100MHz
 
 SPI寄存器配置后， LMK PLL需要大约15秒来锁定PLL1和PLL2。
 
根据数据表计算，PLL2_DLD_COUNT为8192，PDF为100MHz，此锁定时间为80usec。 但我必须等待大约15秒，两个PLL锁定状态才能获得。
 
请帮助我重新锁止状态。 请查找随附的PLL配置文件以供参考。
 
此致，
k Jaya Bharath Reddye2e.ti.com/.../LMK0.4828万_5F00_NESTED_5F00_0_5F00_DELAY.txt
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Jaya：
    您是在EVM还是在定制板上检查此问题？
    您是否更换过PLL1和2回路滤波器组件？ 您使用的VCXO频率是多少？
    此致
    普奈特
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，先生，

    我正在检查定制板。

    根据EVM，PLL1和PLL2环路滤波器组件。

    VCXO频率：100Mhz


    此致，
    K.Jaya Bharath Reddy
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Jaya

    我看了一下您的设置。 如果VCXO的增益与EVM上的增益相似，则PLL1设置的相位裕度小于2度。 我建议使用时钟设计工具来计算PLL1环路滤波器参数。 您可以从以下链接下载该工具：

    您必须查看正在使用的VCXO增益，然后将其放入工具中。 它将为您提供要使用的最佳回路滤波器值。 此外，嵌套双环路中的PLL2锁定时间将由PLL1锁定控制。 您为锁定时间所做的计算在此处无效。

    如果您发现任何问题，请立即返回。

    此致

    普奈特

  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，先生，

    感谢您的回复。

    我正在使用的VCXO与EVM中使用的相同。  EVM和我的定制电路板之间的区别在于：

    1. VCXO的输出用作CMOS版本。自定义板，通过使用1:1变压器，然后连接到OSCIN+/-引脚，我提供了SE到差分。

    2. 附加100pF电容器放置在CPOUT1环路滤波器上(请参阅附件)。  

    3.能否在 嵌套0延迟模式下提供PLL2锁定时间计算？

    此致，

    Bharath

  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Bharath，
    请将PLL1_NDIV更改为200，将PLL1_RDIV更改为25。 CPOUT1上的100pF没有问题。
    使用此设置时，PLL1应保持稳定，并且您应获得更短的锁定时间。
    此致
    普奈特
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，先生，

    我尝试将PLL1_NDIV更改为200，并将PLL1_RDIV更改为25。
    使用此PLL时未锁定。

    此致，
    Bharath
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，先生，

    我尝试将PLL1_NDIV更改为200，并将PLL1_RDIV更改为25。
    使用此PLL时未锁定。

    此致，
    Bharath
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Bharath
    您可以向我发送新的注册文件吗？
    此致
    普奈特
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../LMK0.4828万_5F00_PLL1_5F00_CHANGED_5F00_AS_5F00_PER_5F00_TI_5F00_0V01.txtDear先生，

    请查找随附的PLL寄存器文件。

    此致，

    K.Jaya Bharath Reddy

  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Bharath，
    让我在实验中验证您的注册配置。
    此致
    普奈特
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Bharat
    我看了一下您的注册配置，您选择了CLKin1，但使用了CLKin0_RDIV=25。 请使用CLKin1_RDIV=25 (而不是120)。
    如果您有任何问题，请告诉我。
    此致
    普奈特
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的先生：

    我检查了您的设置。 PLL 1已锁定。

    但我给的是Clkin0的参考时钟。对于Clkin1，我不提供任何输入。

    如果选择了AM CLKin1 (来自寄存器) ，则如何锁定PLL？

    请澄清我在注册文件中选择错误输入的位置。

    此致，

    K.Jaya Bharath

  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Jaya：
    我怀疑CLKin0和CLKin1上有联轴器。 时钟输入的增益非常高，任何耦合都可能被放大。 尝试将未使用的输入类型更改为MOS。
    此致
    普奈特
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../LMK0.4828万_5F00_PLL1_5F00_CHANGED_5F00_AS_5F00_PER_5F00_TI_5F00_Final_5F00_external_5F00_clk.txte2e.ti.com/.../LMK04828_5F00_PLL1_5F00_CHANGED_5F00_AS_5F00_PER_5F00_TI_5F00_Final_5F00_Internal_5F00_clk.txtDear先生0.4828万先生，

    我的clk输入已经是MOS。

    验证CLKin0和CLKin1之间的耦合。 我遵循以下程序，

    Clkin0源-来自板载TCXO的25MHz。
    Clkin1放射源-外部放射源

    步骤1：我通过在地址0x147 - 0x3E中写入值来关闭clkin1并打开Clkin0 -在这种情况下，PLL1和PLL2被锁定。
    步骤2：我打开clkin1并通过在地址0x147 - 0x3B中写入值关闭CLKIN 0 -在这种情况下，PLL1未锁定，PLL2已锁定。
    步骤3：通过写入0x147 - 0x3F关闭Clkin0和Clkin1 -在这种情况下，PLL1未锁定，PLL2已锁定。

    从上述程序中，我得出结论，clkinputs没有联轴器。

    我的dobut是，

    1.这是否是测试clk输入之间耦合的有效程序？

    2.如果CLKIN输入不可用。 PLL不应锁定。 但PLL2处于锁定状态。 这是因为VCXO是指PLL2。

    我的要求是，如果输入时钟不可用，则PLL 1和2都不应锁定。 我无法从数据表中获取此信息。

    请帮助我解决这个问题。

    此致，
    Bharath

  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Bharath，
    您的操作过程正常。 如果您关闭阶段0x147，则没有问题。
    当输入时钟不存在时，PLL1将显示为已解锁，但PLL2将被锁定，因为它跟随VCXO的时钟，并且始终在运行。
    关于第二个问题，您应该在嵌套零延迟模式下运行PLL，并使用PLL1锁作为锁定指示器。 在此配置中，PLL1锁将仅在两个PLL均已锁定时才会高电压。
    此致
    普奈特
  • 0
    TI__Guru**** 2553830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的支持。

    现在，我正在观察最大 PLL锁定时间1秒。

    此致，

    Bharath