This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM6.1001万:有关振荡器输入和频率偏移的问题

Guru**** 2553450 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/665315/cdcm61001-question-about-oscillator-input-and-frequency-shift

部件号:CDCM6.1001万

请告诉我以下CDCM6.1001万的两点:

①If在振荡器输入(至Xin引脚)的用例中,是否需要或推荐抖动规格?

②When启动和PLL锁定后需要转换输出频率,我认为稳定频率偏移的方法是设置输出分频器只更改,是否正确?

如果这个想法不稳定,请告诉我如何实现稳定设置。   

此致,

Satoshi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    亲爱的Satoshi:

    问得好。

    1)没有推荐的抖动规格可供参考,但下面是您需要考虑的一些因素。 在该设备的环路带宽内,参考相位将扩展(20*log10(Fout / Fref),而不会受到控制环路的衰减。 控制回路显然会减弱来自回路带宽的参考噪声。 因此,如果您查看您的用例的相位噪声性能,它应指导您选择正确的参考。 您还需要为您的用例选择正确的集成BW。

    2)这里我假设您只想更改输出分频器的输出频率,这样您就不会失去锁定。 您可以使用3个外径销(13,14,15)执行此操作。

    我希望这能有所帮助。

    此致,Simon。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    西蒙-桑

    感谢您的回复,
    抱歉,输入抖动(振荡器)是否会影响输出抖动?
    我认为输出抖动低于等式,是否正确?
    jitter_out =抖动_信号×f_out / f_in

    此致,
    Satoshi
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Satoshi

    在您的第一个问题上:是的。噪声参考将显示在PLL的环路Bandwith内的输出上。 一旦集成了这些噪音,就会产生抖动。

    你的公式不是很正确,对不起,这不是那么简单。

    此致,Simon。