• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 1224 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6.2002万：PLL未锁定。

admin
Guru**** 2535150 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/662639/cdce62002-pll-is-not-locking

部件号：CDCE6.2002万

您好，

我正在尝试配置cdce6.2002万，它将148.5Mhz作为输入并生成 150Mhz的输出。

以下是参数：

寄存器
0 12B6.005万
1 B799E401
200000002

端口
0日
1 FF
2 DF
3 F9.

输入
PRI 148.50
AUX 0

外部组件
C4 6.8件
R4 2k
C5180页

SPI写入/读取已验证。

我的问题是PLL未锁定。 参数是否存在问题？ 或者任何人都可以推荐任何测试案例。

提前感谢您。

 

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    设置看起来合理。 您是否确认交流耦合LVDS输入时钟有效且稳定？ 您是否在输入有效/稳定后尝试触发VCO校准？ 是否取消确认同步？ 您是在EVM上还是在您的系统板上测试此功能？

    艾伦
  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    "您是否确认交流耦合LVDS输入时钟有效且稳定？"
    是的，它是稳定的。
    "输入有效/稳定后，您是否尝试触发VCO校准？"
    到目前为止还没有尝试过，我们会研究一下。
    "是否取消确认同步？"
    我只编程reg0和reg1。
    “您是在EVM上还是在您的系统板上测试这种情况？”
    在定制板上。
  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢@Alan
    在REG写入后，VCO校准周期(0->1)后，它工作正常，并将SYNC设置为1。
    只有一件事，我也在给ROM写。 因此，在重启后，需要再次提供VCO校准？
  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    VCO校准在通电重置后自动触发，因此，如果PLL参考输入时钟在初始校准期间不稳定，您可能需要显式触发(通过/PD引脚或软件位)。

    艾伦

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢Alan的回复。