[参考译文] LMK0.4832万：分配器旁路上的LMK0.4832万时钟输出电平非常低

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/661573/lmk04832-lmk04832-clock-output-level-on-divider-bypass-very-low

我正在使用LMK0.4832万评估板来评估我们正在生成的A设计的零件性能。  我们绕过输出分配器，直接输出第二个PLL的2949.12MHz信号 到时钟输出。  但是，在时钟输出的单侧，输出被大幅抑制到-31dBm的水平， 事实上，f/2正压大于输出。    除以2输出电平完全符合预期。 这与所选的输出标准或输出是单独结束，比较还是使用平衡器无关。  对此有何解释或建议如何解决？  

 以前的LMK048xx部件不是这种情况。  绕过输出分压器时的输出在以前的部件上相当大。

谢谢！

Steve