我们在双PLL,内部VCO,0延迟模式下操作LMK0.4906万时钟调节器,并将同步功能应用于调整的CLK输出相位关系。
PLL1和PLL2锁可靠(PLL1_WND_SIZE 3.7ns,DLD_CNT 1.6383万,PLL2_WND_SIZE 3.7ns,DLD_CNT 1.6383万:STATUS_LD表示已锁定),
PLL1 VCXO 20MHz.
同步功能配置为绝对动态数字延迟(NO_SYNC_CLKoutx = 1,EN_SYNC = 1,SYNC_Qual = 1),反馈MUX设置为
内部CLKOut3或外部反馈给FBCLKIN (CLKOut 2作为来源)。
同步事件(HW脉冲或SW SYNC_POL_INV)强制按预期的方式确定输出时钟相位关系,但与PLL1 REFCLK的关系
根据PLL1充电泵的设置?!?而有所不同。
将PLL1电荷泵强度配置为100uA或1.6mA时,相对于PLL1 REFCLK,相位差为~43°(20MHz输出CLK时为6ns)
将PLL1电荷泵强度配置为400uA或1.6mA时,相对于PLL1 REFCLK,相位差为~6°(20MHz输出CLK时为0.9ns)
充油泵设置会影响两种操作模式(内部或外部反馈操作)的相位关系。
我们已使用默认122.88MHz CLKIn1122.88MHz VCXO配置作为初始起点,验证了LMK0.4906万BEVAL/NOPB EVM (122.88MHz VXCO)的影响
并将配置修改为双PLL,内部VCO,0延迟模式。
根据充油泵的设置,当从100uA切换至1.6mA时,REFIN与CLKOut的关系会跳转16°/~350ps (122.88MHz CLKOut),
也可以产生类似的效果。
这种行为是否有解释?
根据我的理解,PLL1充油泵设置不得影响0延迟操作中的CLKOUT相位,而PLL1锁定/未锁定除外。
我害怕引入一个行为不能理解的芯片。