This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:奥斯卡,RFout,相位关系

Guru**** 633810 points
Other Parts Discussed in Thread: LMX2594
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1098512/lmx2594-oscin-rfout-phase-relation

部件号:LMX2594

您好,

首先,我使用整数模式与LMX2594和两个外部发生器,两者都锁定在10MHz实验室参考上。

实验室Gen1 =Fosc=128Mhz;FreqPFD=32 MHz;LMX2594 Fout = 7744Mhz

实验室Gen2 = 7744Mhz + 128Mhz = 7872Mhz

使用射频混合器混合之前的两个信号:我将DE 128Mhz信号与示波器保持差

我还看着Gen1信号到示波器

 因此,我可以通过示波器看到两个128 MHz信号之间的相位:无相位漂移,我将相位差调整为0°(Lab Gen相位调整),所有设备都已锁相,一切都正常

 

我模拟Fosc信号的松散,因此我打开:关闭RF (前面板发生器或已移除同轴电缆)

‘Fosc为'打开'时,LMX2594再次锁定。 但…… 相位差可以为0°或180°:随机

您能否提供有关相位检测器曲线响应的更多信息? 是0-2PI还是0-4PI或... ?

 

我对其他整数PLL系统没有相同的行为:相位始终相同。

请参阅随附的TCS文件

Regardse2e.ti.com/.../7744integermode.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Remi,您好!

    是否可以在FPD = 128MHz的情况下重试? 您需要相应地更改FCAL_HPFD_ADJ以匹配FPD。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Noel,

    非常感谢您的快速回答。 你是对的。 如果我们抑制R分频器,它将工作:PFD 与Fosc输入同步。 它在整数模式下工作:Fosc= 128 MHz和Fout = 7680=60*128。 我了解到,在32 MHz输出时,R分配器=4具有相同的输出,即使Fosc 128Mhz相位从0或180°改变。

    它还可以在每次Fout = N*Fosc时使用Mash调制器。 如果N为整数,而不使用整数模式,则Mash调制器不会引入相位偏移。

    现在,我需要了解为什么mash调制器会随机引入相位偏移(当我打开/关闭128Mhz生成器时,可能是2个或更多典型值),用于小数情况:Fosc=128Mhz,Fout =7744Mhz 60.5 * 128。

    请查看我的TCS文件。 你有什么解释吗?

    此致

    e2e.ti.com/.../7744ref128fract.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Remi,您好!

    "N-分频器"是一个计数器,因此从不是分数值。 归档小数的方法是采用多个整数的平均值。 例如,可以 通过取平均N=60和N=61来获得60.5。 即,在特定FPD周期中,我们使用N=60。在下一个FPD周期中,我们使用N=61。 对于第三个订单混搭,我们将使用8个不同的N分压器值来获得60.5 的平均值。 因此,VCO和参考时钟之间的相位(因为R=1)将不一致。  

    根据您的配置,它被归类为类别。 3同步。 即 ,为了使输出与输入时钟相位对齐,需要特殊的操作,有关详细信息,请参阅数据表的7.3 11部分。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Noel

    很多人都感谢确认我的怀疑。 我了解分数原理,并在2000年构建了一个带混搭调制器的离散PLL。 我们关注的是噪音抑制,而不是阶段。 因此,我今天发现了一个新问题。

    7.3 11说明了如何调整相位。 我的问题更多:引用返回时的不可预测的相对阶段。 我还将阅读有关SYNC VCO功能的信息。 但如果你在 https://www.iram-institute.org/EN/noema-project.php?ContentID=9&rub=9&srub=0&ssrub=0&sssrub=0上阅读 ,你就会明白我需要同步4*12合成器...这并不明显。  今天,我计划使用32 MHz基准,不使用分数比率,带或不带混搭调制器。

    此致