请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：LMK0.4816万 线程： LMK0.4906万中讨论的其他部件
您好，
我是否可以使用反馈时钟中0延迟模式顶部的数字延迟来获得与输入时钟相比的其他输出的相位提前？
您好，
我是否可以使用反馈时钟中0延迟模式顶部的数字延迟来获得与输入时钟相比的其他输出的相位提前？
您好，Ajeet Pal，
我现在没有要测试的实际硬件，但我在这里附加了.TCS配置文件。
为了简化，这是我所期望的：
但是，我对如何在TIC PRO中正确配置外部VCO模式有疑问。
我注意到有两种模式可供选择，用于具有外部VCO的双PLL，它们是非延迟和零延迟。
对于带有外部VCO的单个PLL2，只有1个选项。 这是否意味着它必须是内部零延迟模式？
CLKOutx始终根据TIC PRO中的内部VCO进行反射，我看不到外部VCO的频率输入框。
这是否因为外部VCO不像内部VCO那样进行校准？
您好，Joe，
根据8.4 数据表中的PLL.VCO部分，也可以使用带有外部2.4 的单一PLL 0延迟模式，但无论如何 ，该选项 未显示在TIC Pro中。
正确，TIC Pro仅反映内部VCO设置，并且需要在其他寄存器上调整外部VCO。
与您一样，这似乎是正确的，但您可能需要根据0延迟模式下的外部VCO频率手动写入PLL2_N (N -反馈分频器)和PLL2_P (预N分频器)。
关于使用通道分配器和Keep N -->1为0-Delay提供反馈除法的查询，不可能，因为PLL2_P分配器具有最小除法值2，并且会出现在反馈路径中。
同步 操作和 NO_SYNC_CLKoutX_Y位设置为0后，反馈路径中的数字延迟也将被考虑。 按照数据表中的8.6 ．3.4 3部分进行操作。
我建议订购EVM，并可以尝试使用您所需的频率。
谢谢！
此致，
Ajeet Pal
您好，Ajeet Pal，
我不知道如何设置为"PLL2，外部VCO (Fin)，0-Delay"，因为它不包括在R11[31：27]的可用模式中。
你有什么想法吗？
从方框图来看，如果 使用 带0延迟的外部VCO，PLL2 N预校准器应该不再重要，因为它不在0延迟的反馈路径中，并且外部VCO的校准例行程序被绕过。
您好，Joe，
它应与数据表中的图20相同，但外部VCO和反馈也将通过N分频器进行0延迟。
如上所述，正确设置“PLL2，外部VCO”的模式(0x0B)，并 使用CLKout0启用反馈mux。 稍后根据通道 分隔器值手动设置N分隔器。 是的，PLL2_N预分频器将离开0-Delay反馈路径。
谢谢！
此致，
Ajeet Pal
您好，Ajeet Pal，
我认为，将模式设置为"PLL2，外部VCO"只会打开绿色路径。
通过启用反馈mux将只打开FB Mux (蓝色)。
可能仍需要某种"模式"设置来将模式Mux3从内部路径切换为反馈mux路径(红色箭头)？
很遗憾，我仍在等待完整的硬件来验证这一点。
您是否可以确认LMK0.4816万能够实现"PLL2，带0-Delay的外部VCO"，或者软件不支持此模式，因为它未在模式表39中列出？
您好，Joe，
TI尚未在0延迟单PLL模式下测试外部VCO，我也没有使用板载外部VCO的硬件进行验证。
即使数据表 也不会显示具有相同配置的任何模式。
将模式从"PLL2，Int VCO，0-Delay"更改为"PLL2，Ext VCO"和0- Delay"时；模式Mux 3不清晰，这可能是未定义Ext VCO 0-Delay"模式的原因。
由于未定义，TI不建议使用此配置。
我正在从设计方面检查此模式的可能性，并将很快更新您的信息。
谢谢！
此致，
Ajeet Pal
您好，Ajeet Pal，
因此，0x0D 保留用于 单个PLL2，EXT VCO 0延迟，但由于未验证，未在数据表中披露。
谢谢！ 我将从我的末端开始测试
您好，Ajeet：
最后，我设法使用实际评估板测试0x0D模式(使用外部VCO进行修改)。
但是，我与同步输出混淆了。
我希望所有输出在锁定和同步后都在上升沿同步(默认情况下所有CLLout的数字延迟= 5)。
下面是我的设置：
外部VCO，带0延迟，CLKout 0作为反馈时钟
输入OCSiin：160 kHz
输入乘数：1.
R计数器：2.
FPD：80kHz
N计数器：1.
反馈时钟分频器：768 (CLKout 0：80kHz)
VCO：61.44MHz
输出被锁定，但同步在下降边缘，而不是上升边缘。
我在这里遗漏了什么吗？
您好，Ajeet：
很抱歉，忘记了。
我知道原因是因为我正在探测N通道。
现在看起来不错：
