• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 1119 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：来自 LMK 的杂散频率

admin
Guru**** 2539500 points
Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1104887/lmk04828-spurious-frequency-from-lmk

器件型号：LMK04828

尊敬的 Derek：

我们在定制板上使用 LMK04828芯片并生成256MHz 时钟和4MHz SYSREF、我们看到 DAC 输出上出现25KHz 杂散。
我想在两种情况下介绍我的建议

案例1：
我们有一个评估板、它使用 LMKIN0 =10MHz 的 LMK 芯片和 DAC、外部 VCXO 为160MHz、生成256MHz 时钟和
4MHz SYSREF。我们将从电路板生成非常干净且没有任何杂散的 DAC 输出。我已附加其配置文件。

案例2：
在我们具有 LMK04828芯片并生成256MHz 时钟和4MHz SYSREF 的定制板上、我们发现除了中心之外、还有两个频率为25KHz 的杂散
我们认为它是由两个 VCO (2560mH)的组合产生的 e2e.ti.com/.../eval_5F00_board_5F00_configuration.txte2e.ti.com/.../VCO2560MHz_5F00_configuration.txte2e.ti.com/.../VCO3072MHz_5F00_configuration.txtz)和外部 VCXO (100MHz)、因为

我们将 VCO 更改为3072、我们不会看到25KHz 的杂散、但由于选择的 VCO 频率在 VCO 范围的边界、因此我们将得到其他频率杂散、本底噪声也会增加。

我们尝试将100MHz 的外部 VCXO 更改为160MHz、但在单环路 PLL2模式下、我们仍然会发现25kHz 杂散。

我已附上2560MHz VCO 和3072MHz VCO 的配置文件。


是否有任何方法可以降低这些杂散的水平？


谢谢你

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我认为捕获的数据不适用于256MHz 输出频率(300MHz)、它可能具有不同的配置文件并显示25kHz 偏移杂散。

    根据提供的100MHz VCXO 和256MHz 输出配置文件、您需要 PLL2_R 分频器来降低所需 VCO 频率的相位检测器频率、该频率负责生成杂散。

    为了避免这些杂散、请将 VCXO (外部频率)更改为160MHz、并移除/减小 PLL2_R 分频器并查看性能。

    [引用 userid="522757" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1104887/lmk04828-sulive-frequy-fy-fy-live"] 2.我们尝试将100MHz 的外部 VCXO 更改为160MHz、但在单环路 PLL2模式下、我们仍然找到引用的"mk/25kHz]。

    我不确定您是否已经减少/移除 PLL2_R 分频器、并且仍然获得25kHz 的杂散。

    谢谢！

    此致、

    Ajeet Pal

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ajeet、

    感谢您的回复，

    输出频率为300MHz，我提到 LMK 使用的时钟为256Mhz 和4Mhz，作为 sysref。

    160MHz 外部 VCXO 的配置与上面附加的评估板配置文件相同、唯一的变化是我更改了外部  

      将 OSCin 连接到独立并关闭 PLL1。我将连接我的160MHz VCXO 配置作为参考。

    我了解了如何移除 PLL2_R 分频器。在我的案例中、160MHz oscine2e.ti.com/.../single_5F00_loop_5F00_160Mhz_5F00_oscin.txt 为1

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    希望您能解决我的问题、

    我尝试调试这个杂散问题。我从 LMK04828中探测了 DCLOCK、发现杂散来自 LMK本身。

    即使我一直尝试将 VCO 频率更改为3000MHz、但仍然可以找到杂散

    随附的是屏幕截图。

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    下面是 LMK04828的256MHz 输出截图、其中包含您之前使用的配置文件和160MHz VCXO。

    25kHz 偏移时无杂散。

    从您的结果中、我只能观察到以下几点：

    1、基频(256MHz)为何具有更低的输出功率(<-10dBm)？ 可能存在一些设置问题。请检查射频电缆等。

    2.25kHz 是一致的。 它可能来自源。 您能否替换160MHz/100MHz 源并查看性能。

    谢谢！

    此致、
    Ajeet Pal  

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Ajit

    我正在与 Manish 合作

    您能否使用100MHz 外部 VCXO、10MHz 参考时钟为我们提供256MHz CLK 输出的捕捉？  

    谢谢、此致

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    TI 没有板载100MHz VCXO 的 LMK04828EVM、因此我可以 在 OSCin 输入处通过 Sig gen 的外部输入提供测试数据、并在单 PLL 模式下运行。

    如上所述、在路径中引入 PLL2_R 分频器时、它添加了杂散、为了消除杂散、请将输入(VCXO)更改为160MHz。

    借助100MHz VCXO/外部输入和256MHz 输出、您需要采用 PLL2_R 分频器、这会增加杂散、如下所示。

    谢谢！

    此致、

    Ajeet Pal

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好、Ajeet

    我有几个问题

    1.在您发送的 256MHz 和160VCXO 的无杂散图像中，您使用的是哪种 LMK 配置。单环路还是双环路？

    2.在上图 中，256MHz 和100VCXO 时，杂散为163KHz，它与我们的配置文件中生成和使用的任何时钟有何关系？

    我们已经尝试过2500MHz 的 VCO [PLL2 R Divider is 1]、发现杂散为60kHz

    附件是配置文件和时钟输出

    我们需要知道杂散的原因、以及该杂散频率与任何 LMK 时钟、VCXO 或 VCO 之间的关系

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shekhar、

    在 SIG 生成外部的160MHz 基准上进行的测量仅用于单 PLL (PLL2模式)。

    2、我将就此向您回复。

    如上所述、如果使用 PLL2_R 分频器值1、则不存在杂散。 我将在我的设置中检查此配置、并将更新您的配置。

    谢谢！

    此致、

    Ajeet Pal

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shekhar、

    如电子邮件中所述、LMK04828EVM 中163.8kHz 的杂散通过未使用的板载122.88MHz VCXO 生成。 在 VCXO 断电后、杂散会下降并看到非常干净的输出。

    OSCin–100MHz、PFD–40MHz、VCO–2560M；Fout–256MHz

    谢谢！

    此致、

    Ajeet Pal