请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04832 我们尝试使用 LMK04832动态数字延迟。
数据表中的示例用作参考、但我想检查以下内容。
(在数据表 p34 :8.3.4.3单个和多个动态数字延迟示例中)
假设器件已具有以下初始配置：
•VCO 频率：2949.12MHz
•CLKout0 = 368.64MHz、DCLK0_1_DIV = 8
•CLKout2 = 368.64MHz、DCLK2_3_DIV = 8
以下步骤说明了上述示例：
1、设置 DCLK2_3_DDLY = 4。 CLKout2延迟的第一部分
为什么要将 DCLK2_3_DDLY 设置为4？
我们使用0延迟模式、了解用于反馈的 CLKout 不能延迟是否正确？
此致、
Sato
