主题中讨论的其他器件：LMK04828、 TIDA-01024、
您好！
我检查了一些有关 JESD204B 时钟的文档、他们建议所有 devclk 和 sysref 的长度都应匹配。
我的应用类似于 TIDA-01024。 两个 LMK04828作为菊花链连接、并为 FPGA 和多个 PLL 提供 devclk 和 sysref。
PLL 为 DAC 生成 devclk_DAC 和 sysref_DAC。
从 LMK04828到 FPGA、 有 devlck_FPGA 和 sysref_FPGA。
从 LMK04828到 PLL、 有 devlck、sysrefreq 和 SYNC。
从 PLL 到 DAC、有 devclk_dac、sysref_dac
TIDA-01024用户指南中仅提到了 TIDA-01024中用于菊花链的第一个 LMK 的 DCLKout12和 SDCLKout13的长度匹配。
其他信号 devclk_fpga、sysref_fpga、devclk、sysrefreq、sync、 devclk_DAC 和 sysref_DAC？
从 PLL 到 DAC 的所有 devclk_DAC 和 sysref_DAC 信号将按相同的长度路由。
1> devclk_FPGA 和 sysref_FPGA 的长度是否应与 devclk、sysrefreq 和 sync 匹配？
尽管 devclk_FPGA 和 sysref_FPGA 的长度与 devclk、sysrefreq 和 SYNC 相匹配、但我不确定 sysref_DAC 和 sysref_FPGA 的相位是否会对齐。
2> 哪种情况更适合 sysref_DAC。
一种是 LMK 产生 sysref_dac、另一种是 PLL 通过 LMK 的 sysrefreq 产生 sysref_dac？
对此，
