[参考译文] LMK00338：LMK00338RTAT -原理图验证

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1110787/lmk00338-lmk00338rtat---schematic-verification

器件型号：LMK00338

您好！

我们计划在设计中使用 LMK00338RTAT PCIe 时钟缓冲器。

2个输入时钟和5个输出 HCSL 时钟。

我们不需要 OSC 输入和 LVCMOS 输出。(对于未使用的引脚有任何指导原则吗？)

请验证原理图并尽快发送反馈。

谢谢& R̥egards

Dhanalakshmi D

3 年多前

0 admin 3 年多前

TI__Guru**** 2381110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

PFA

0 admin 3 年多前

TI__Guru**** 2381110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Dhanalakshmi，

原理图很难读。您能否再分享一下？

OSC 输入和 LVCMOS 输出引脚可保持悬空、

此致、

Julian

0 admin 3 年多前

TI__Guru**** 2381110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

e2e.ti.com/.../vendor_5F00_review_5F00_sch_5F00_mobiveil.pdf

0 admin 3 年多前

TI__Guru**** 2381110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Julian：

感谢您的回复、

以上 PFA 供您审核。

此致、

Dhanalakshmi D

0 admin 3 年多前

TI__Guru**** 2381110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Dhanalakshmi、

您可以使 CLKIN_SEL1始终拉低、因为您只能在 CLKin0和 CLKin1之间切换。由于内部下拉、您可以将 CLKIN_SEL 保持断开状态。如果您在输入之间切换、则需要从外部控制 CLKIN_SEL0。

REFOUT_EN 上的连接正常、但由于内部下拉、外部电阻器不是必需的。

正如前面所述、OSCin 可以保持浮动。

原理图的其余部分对我来说似乎正常。

此致、

Julian

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK00338：LMK00338RTAT -原理图验证