This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCI6214:关于 PLL 的参考时钟问题。

Guru**** 2551110 points
Other Parts Discussed in Thread: CDCI6214, CDCE6214

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1121352/cdci6214-about-the-reference-clock-to-pll-issue

器件型号:CDCI6214
主题中讨论的其他器件: CDCE6214

您好专家、

我的客户希望在 CDCI6214上使用单端 LVCMOS 50MHz 时钟作为参考时钟。

有关参考文献的问题有2个 CLK。

1.将 CLK 输入设置为 REFP/N 时:

REFP/N 是差分引脚、如何处理外部单端输入时钟?

它是否可以使用平衡-非平衡变压器来传输单端到差分信号?

2. 我还注意到 XOUT 可以使用单端 LVCMOS 输入。

CLK 最大值 =50MHz 时、它将非常接近数据表中的极限频率、您建议这样做吗?  

  

3. 在这种情况下,您能给我们一些建议吗?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、  

     我建议改用 CDCE6214。 这是一个性能更好的较新组件。  

    FFB_P 是单端输入的引脚。 REF 引脚仅用于差分输入。  

     2、1^μ s 内回答

    50MHz 的最大值是在输入端使用 XTAL 时、输入端为 LVCMOS、因此最大值为250MHz。  

    此致、  

    维森特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vicente:

    我选择的第一个解决方案是 CDCE6214、但其 LVCMOS 输出的最大值为200MHz。

    所需的输出频率范围为200–275MHz、因此被我的客户拒绝。

    我发现在 REF 线路上有一个 LVCMOS 图标。

    此外、方框图显示了 REFP/N 部分的范围1MHz 至250MHz、FB_P/N 部分的范围8MHz 至50MHz、

    因此、这会使我对应该选择哪个引脚作为基准时钟输入有一点困惑?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、  
    8MHz 至50MHz 注意事项适用于 XTAL 输入。  

    FB_P 是单端输入的相应引脚。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    明白了。 谢谢。