Other Parts Discussed in Thread: TLC555
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLC555 大家好、
是否有人知道、在 Vcc 在关闭时降至零后、CMOS TLC555计时器是否能够承受其输入引脚上的残余正电压？ 我想使用它来控制器件的工作时间、并在重新启动之前强制用户暂停一些暂停、例如占空比。 计时器将以可稳态模式运行、因此计时电容器需要保持一些电荷、然后在关断期间通过电阻路径缓慢放电。 我问这个问题是因为数据表针对所有输入报告了一个-0.3V…的绝对最大范围 VDD。 但当 Vdd 为零时会发生什么情况？ 我仍然没有找到 TLC555的任何内部原理图、只有 ST 的 TS555的内部原理图、而查看它、我认为输入引脚应该这样做。
谢谢你
Simone
