[参考译文] LMK04828BEVM：输出频率偏执、无法输出 VCO0频率点

感谢您提供 TCS 文件。

浏览 TCS 文件、我看到您已启用反馈多路复用器、但已选择预分频器路径。 N-Cal 分频器的配置也不正确。 最后、PFD 频率配置为200MHz、超过 LMK04828的最大可用频率(155MHz)。 我会首先执行以下操作、只是为了获得 PLL2锁定：

• 现在禁用 FB_MUX_EN -仅在零延迟配置中需要此功能。
• 将倍频器设置为 x1模式、以便不超过 PFD 最大频率
• 将 N 分频器和 N-Cal 分频器设置为12、以便校准期间和正常运行期间的总分频为24 (来自2400MHz VCO)。
• 禁用 PLL1 (PLL1_PD=1)。  由于您要将100MHz 的外部源驱动到 OSCin、这应该足以使 PLL2正常工作-只有当输入基准有噪声时、PLL1才是必需的、 VCXO 可用于锁定 有噪声的输入基准并为 PLL2提供干净的源(可能处于更高的频率)。
• 为相应的 EVM 终端配置输出时钟。 我没有看到您提到为 DCLKout0删除 R103和 R111、因此我为 LVPECL 而不是 HSDS 配置了 DCLKout0。 除了输出阻抗 之外、HSDS 理论上还可以驱动240Ω Ω 负载、但会产生失真；如果这些电阻器仍然被组装、LVPECL 是更好的选择。

我在下面随附的 TCS 文件中进行了更改。 这会锁定实验中的电路板并提供预期的频率。

e2e.ti.com/.../2.4G_5F00_TI.tcs

对于 EVM 的返工、移除 R18应足以确保 VCXO 未通电、因此不应受到板载122.88MHz 源的干扰。 您确实需要为  OSCin 连接器上的外部信号填充 R1以驱动 OSCin 引脚；一种快速方法是将 C4旋转90°并填充在 R1封装中，以允许 OSCin*端口上新基准的单端交流耦合。

此致、

Derek Payne