大家好、TI 团队。
我对锁相有几个问题。 DPLL2的4个输出具有带输入时钟(REF0)的固定相位、但来自 DPLL1的其他4个输出没有。 到目前为止、我们 已确认四个状态(检测到 PLL1锁定、 检测到 PLL2锁定、 DPLL1失锁和 DPLL2失锁)均正常。
我尝试更改 DPLL 锁相 阈值(使用寄存器 R359和 R360)。 但它仍然无法解决问题。
问题是：
如何 锁定 DPLL1的相位？
2、为什么两个 DPLL 不同？
附件是我的 TICS Pro 配置文件。 谢谢、期待您的回复。
您好、Maoyuan、
[引用 userid="529501" URL"~/support/clock-timing-group/clock-and-timing/f/clock-time-forum/1126461/lmk05028-outputs-do-ote-heme-fixal-phy-refx"]直到现在、我们 声明了四个状态(检测到 PLL1、 检测到 PLL2锁定、检测 到 DPLL2锁定、所有 DPLL2丢失)。]我的理解是、"正常"意味着所有器件都已锁定。
[引用 userid="529501" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1126461/lmk05028-outputs-do-no-heme-fixal-phy-refx"] DPLL2的4个输出具有固定相位和输入时钟(REF0)、但不引用 DPLL1的其他输出。]我的理解是、当您使用示波器和探头输入和输出时、相位会对齐、不会移位。
[引用 userid="529501" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1126461/lmk05028-outputs-do-ine-fixal-phy-with -refx"]如何 锁定 DPLL1的相位？
2、为什么两个 DPLL 不同？
[/报价]请注意、您已为 DPLL1和 DPLL2启用了 ZDM。
我想确保我了解、DPLL1输出时钟(120MHz)相对于10MHz 输入时钟具有持续转换的相位？ 还是它们根本不像 DPLL2那样对齐(ZDM)？
是否需要 ZDM？ 我建议为 DPLL1禁用 ZDM 并重新计算
--
我只是加载您的.TCS 文件并重新计算频率计划。 我注意到、一些 PLL1 PLL R/N 已更改。 可能存在一些简单的错误配置？ 我已附上我创建的文件、请查看这些文件是否解决了我们的问题。 我无法在实验中测试它们。
e2e.ti.com/.../recalc-with-ZDM-on-for-DPLL1-and-DPLL2.tcse2e.ti.com/.../recalc-with-ZDM-off-for-DPLL1-and-on-for-DPLL2.tcs
73、
Timothy
您好、Maoyuan、
我稍后会更仔细地查看您的回复、但我确实确认您的配置中的 DPLL1无法锁定在我的实验中。 我能够在实验中获取我共享的配置以锁定。 我的基准输入确实有问题、以至于我不得不禁用基准验证才能锁定 DPLL、我可能需要使用差分输入... 我将详细介绍这方面的内容。
您能否在所有情况下确认您的 REF0已通过验证？
73、
Timothy
大家好、 Timothy！
我已确认在禁用频率检测时、我的 REF0已生效。 如果我启用 频率检测、REF0无效、并且两个 DPLL 都已解锁。 如果我禁用 频率检测、DPLL1解锁、但 DPLL2锁定。
我尝试配置昨天发送给我的.TCS 文件。 我注意 到、您将 DPLL1 R 分频器设置为26、并将 DPLL2 R 分频器设置为2。 在 I CONFIG 之后、我读取 R306和 R307寄存器以检查 DPLL1 R 分频器。 但它仍然是10 (之前.TCS 文件中的值)、而不是26。 我检查了其他寄存器、发现 有关 DPLL1的四个寄存器的值没有变化(如图所示)。
图中的值来自.TCS 文件。 但我在 I CONFIG 之后通过 SPI 从寄存器读取的值不会更改。
我尝试软复位芯片和软复位 PLL。 但它仍然没有改变。 请告诉我如何更改上述寄存器？ 我可能使用了错误的序列。
谢谢、期待您的回复。
此致、
桃园
您好、Maoyuan、
我对这种极端拖延表示歉意。 我希望您能够解决这个问题。
[引用 userid="529501" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1126461/lmk05028-outputs-do-ote-reged-phy-with -refx/41577#415777"]我已确认在检测到频率时已验证 REF0。 如果我启用 频率检测、REF0无效、并且两个 DPLL 都已解锁。 如果我禁用 频率检测、DPLL1解锁、但 DPLL2锁定。如果禁用频率检测、REFx 将变为有效、因为没有任何东西会阻止其验证。 如果参考验证设置有问题、但输入正常。 那么这可能允许 DPLL 锁定。 在您的情况下、DPLL2似乎可以锁定、但 DPLL1不能锁定。
请参阅下面有关使用 PLLx_NUM_STAT 进行调试的信息、了解 DPLL1与 DPLL2的行为方式会很有意思。
[引用 userid="529501" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1126461/lmk05028-outputs-do-not-he-fixed-phy-with -refx/41577#415777"]图中的值来自.TCS 文件。 但我在配置后通过 SPI 从寄存器读取的值不会更改。因此、您建议在加载 TCS 后、您可以看到更新、但在编程后会看到更新。 当您进行回读时、它们会恢复为以前的值？ 这是不寻常的。
加载.TCS 后、您可以尝试按"Ctrl+L"加载所有寄存器。 这应强制这些值生效。 然后、您可以执行软芯片复位以使用这些新值重新启动 PLL。
[引用 userid="529501" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1126461/lmk05028-outputs-do-not-he-fixed-phy-with -refx/41577#415777"]图中的值来自.TCS 文件。 但我在配置后通过 SPI 从寄存器读取的值不会更改。您可以使用 I2C 接口的测试吗？
--
使用 PLLx_NUM_STAT 进行调试
我想提到另一种调试方法... 当 DPLL 未处于保持状态时、DPLL 应更新 APLLx 分子以保持锁定到输入基准。 可以从 PLLx_NUM_STAT 读回实际瞬时值。 它们位于 DPLL1调试和 DPLL2调试树荫下的用户控件页面上：
要执行回读、请单击控件以提供焦点(PLL1_NUM_STAT 具有上面的焦点)、然后按 Ctrl+R 这将执行回读。 重复按此按钮可查看值的变化。 请注意、通过将此 PLLx_NUM_STAT 值用作 APLLx 分子并计算 XO ref / APLL R * APLL XO 倍频器* APLL 总计 N、可以计算出调整后的 DPLL 标称频率
>APLL R = 1。 如果未启用倍频器、APLL XO 倍频器为1；如果启用、则为2。
73、
Timothy
