您好！
我们在设计中使用 LMK03318、PLL 锁的长期可靠性开始出现问题。 我随附了我们的
设置、我们将在输入基准为10MHz 的 LMK03318EVM 评估板上对此进行测试。
OUT7配置为10MHz 时钟、我将与示波器上的输入基准和初始输出进行比较
输入似乎锁定良好。 当我启用寄存器 R17上的中断使能时、首先没有粘滞状态寄存器
已标记。 但是、在离开几个小时后、LOL_INTR 和 CAL_INTR 标志会被置位、并且似乎存在一些相移
在输入10MHz 和 OUT7之间、如下面的示波器迹线所示(Pink/Ch3是来自 LMK 的 OUT7、蓝色/Ch4是10MHz 输入基准)。
我们认为我们已经根据数据表和 EVM 软件要求配置了所有内容、但似乎有些内容没有得到充分优化。 感谢您的任何帮助。
谢谢、
约旦
尊敬的 Vicente：
到目前为止、测试是使用来自信号发生器的外部输入进行的。 我现在正在使用板载50MHz 晶体进行测试、但到目前为止尚未看到它被解锁。
关于外部信号源、我有一个100MHz 信号发生器、生成10MHz 方波、该方波通过0-180度射频分离器转换为差分信号。 这通过交流耦合进入 LMK 评估板 PRIREF SMA 输入。 每个信号为800mVpp (因此差分1.6Vpp)。 使用此配置进行测试时、我具有如下设置、其中启用了差分端接和 AC_MODE。 在这些设置下、我仍然看到 PLL 变为解锁状态。
约旦、您好！
因此、器件仅会因 SigGen 而不是板载 XTAL 而失去锁定？
您可以做的一件事是输入灵敏度测试。 您通过 PLLR 分频器从 GPIO 引脚获取输入。 如果输入和输出之间存在不一致、请将 示波器置于持久性模式、 这样您就可以查看 输入端是否存在不好的情况。 您应该期望 GPIO 中的频率等于相位检测器频率的一半。
此致、
维森特
你(们)好
CAL_INTR 位在 CAL 中断源检测到边沿时被标记。 我没有失去锁。 如果有任何变化、我将在明天更新您。
此致、
维森特
约旦、您好！
因此、我最近发现这些状态位在 LMK03318上无法正常工作。
如果您确实仍然失去锁定、PLL 可能不稳定。 您是否使用了适当的 C2值？ 这是一个外部电容器。
此致、
维森特
约旦、您好！
所有状态位。
在这种情况下、您将使用正确的环路滤波器设置。 最后一个建议是、还有另一个位用于指示锁定状态。 检查 R151.5以确认 PLL 锁定正确。
此致、
维森特
约旦、您好！
我没有关于他们出现故障的原因的答案、但我可以通过设计进行确认、可能需要几天时间。
至于寄存器151.5正确、IS 是一 个特殊位、指示 PLL 在器件正确加电时的锁定状态。 状态13中的位只能告诉您丢失了锁还是参考信号。
此致、
维森特
约旦、您好！
是的、器件似乎未正确加电、因此 PLL 未正确锁定。 您是否按如下方式进行了 ABA 交换？ 
你(们)好
澄清我之前说过的内容。 状态寄存器不能正常工作、但状态引脚可以正常工作。 您可以使用状态引脚输出锁定丢失
您可以进行配置 
