[参考译文] LMK05318B：来自不同 PLL 的输出分频器同步

Tim、您好！

您的推理部分正确。 要同步输出、需要按下图所示设置以下控件：

1.将 所有 CHX_SYNC_EN 控件设置为高电平以同步输出通道分频器。

2.应禁用 SYNC_MUTE，以便在同步事件期间不会将输出驱动器静音。

需要将 SYNC_AUTO_APLL 设置为高电平、以在 PLL 锁定后启用自动输出同步。

需要将 PLL1_P1_SYNC_EN 设置为高电平以启用 PLL1 P1分频器通道同步(来自 APLL1的所有输出之间的同步)。

需要将 PLL2_Px_SYNC_EN 设置为高电平以启用 PLL2 Px 分频器通道同步(来自 APLL2的所有输出之间的同步)。

设置同步控制后、切换 SYNC_SW 控制以使输出同步生效。

如果您按照上述过程操作、 则所有输出时钟的相位都将在一个2500MHz 周期(0.4ns +偏斜)内对齐。

此致、

起亚拉赫巴

您好起亚，

感谢您的快速回答、我还有一些问题：

我们需要保持 PLL1域上的某些时钟运行不受处理器干扰、也无需同步这些时钟。

因此、我假设我无法同步 PLL1_P1、因为这会干扰输出时钟。 在本例中未使用 PLL2_P2、这仅留下可同步的 PLL2_P1。

在本例中、PLLx_Px 分频器的输出大于2500MHz、因此我假设我们只能同步通道分频器、并使 相位在一个2500MHz 周期(0.4ns +偏斜)内对齐。

是这样吗？

Tim、您好！

明白。 是的、您只需同步通道分频器、即可在一个2500MHz 周期内实现相位对齐。

此致、

起亚拉赫巴