[参考译文] LMK03328：确认串扰警告消息和 XO 输入

您好、Wang、  
是的、您将始终收到此警告、因为您的 VCO 频率相同。 不应这样做、如果输出之间相邻的频率信号相同、则也会面临串扰的风险。 如果您具有相同的 VCO 频率、我建议改用 LMK03318、因为它具有一个 PLL、而不是两个。  

您好、Shu、

关于 LMK05318：

1. LMK05318是否有相同的问题？ 或者、它有相同的问题、但软件中未显示。
   1. 我们在"输出"页面上有注释。
   2. 建议将 PLL1输出分配给 OUT[0：3]、将 PLL2输出分配给 OUT[4：7]。
   3. 
2. 另一个问题是、我以前认为 LMK05318 XO 输入只接受振荡器。 但今天、我发现 XO 输入也接受来自其他驱动器的时钟。 这是否意味着我可以将 LMK03328输出连接到 LMK05318 XO 输入？ 我需要 LMK03328、因为我需要基准时钟自动开关功能和 PLL 来锁定相位。 是否有任何芯片具有与自动开关和 PLL 相同的功能？
   1. 可以将 LMK03328输出连接到 XO 输入、但有一些注意事项：
      1. 当出现基准损耗(无 DPLL 输入)时、器件会进入保持模式、输出基于 XO 频率精度而不是基准。 在保持期间、输出将具有 LMK03328输出精度。
      2. 使用 XO/TCXO/OCXO 可以提供更精确的输出。
   2. 根据您的应用、另一种方法可能是：
      
      1. 将您的参考时钟连接到 PRIREF  输入。
      2. 将 LMK03328输出时钟连接到 SECREF  输入。
      3. 将 XO/TCXO/OCXO 连接到 XO 输入。
      4. 开关优先级可配置为 PRIREF→SECREF →XO (保持)。
   3. LMK05318 提供自动切换功能：
      1. 
      2. 

此致、

Jennifer

你好、Jennifer

1. 我尝试遵循 LMK03328的注释、但它仍然有类似的警告。 我在 PLL2中放置相同的频率80MHz、然后将100MHz 和70MHz 放置到 PLL1中。 我认为100MHz-70MHz 不在抖动集成带宽20MHz 中。 但门槛会在10MHz 和20mH 时收到有关杂散的警告消息。 我在软件中读取了串扰信息、也许低输出频率会产生杂散？ 请您为我详细解释一下吗？ 我不明白为什么杂散会在10MHz 和20MHz 时发生。
   
   
2. LMK03328和 LMK05318的详细信息。 我们不希望在设计中使用振荡器、而 LMK05318必须具有 XO 输入、无论是否使用基准时钟、它都支持基本时钟。 我们的时钟是来自系统的两个外部时钟。 因此、我需要一个时钟开关、并将这些时钟直接输入 LKM05318 XO 时钟。 我无法使用单个 LMK03328来实现它、因为我确实有另一个要同步的参考时钟。 我选择 LMK03328和 LMK05318。 您还有其他方法可以实现它吗？

此致、
舒

尊敬的 Vicente：

为什么相邻的相同频率信号会存在串扰风险？ 您是说类似的频率、而不是相同的频率、我对吗？ 我应该将相同的频率放在同一组中、避免彼此相邻的频率相似。 我进行了一些更改、但仍然会发出杂散警告。 请帮您检查上述回复吗？

此致、
舒

您好、Wang、  
是的、在您的情况    下、无论您做什么、您都将始终收到此串扰警告、因为在20MHz=(80MHz-60MHz)时、由于一阶谐波可能会耦合80Mhz (80MHz)和20Mhz (60MHz)的三阶谐波可能会出现杂散。
您可以使用 LMK03318通过相同的 VCO 频率生成所有这些输出、以避免使用第二个 PLL、如果使用相同的 PLL 频率、则可能会导致问题。 我建议您不要使用 LMK03328、除非您需要第二个 PLL。  

尊敬的 Vicente：

非常感谢。

我将所有输出都输出到 PLL1、但警告仍然存在。 除非我删除了 output5或输出6以使用空输出通道隔离100MHz 和20MHz。 然后、我对 只有一个 PLL 的 LMK03318执行了同样的操作。  警告消息相同。 我认为分离输出可能是最佳解决方案。

我之所以提出这个问题、是因为我将在我的设计中使用 LMK05318来替代 LMK03328。 但 LMK05318不会向我显示警告消息。 我需要知道 LMK05318是否不存在该问题、或者软件是否会忘记它。 如果 LMK05318不存在该问题、我可以使用一个 LMK05318替换为 LMK03328。

如果您看到 Jennifer 的消息。 LMK05318输出页面中有四个设计注释。 关于第一个、输出[0：3]更喜欢 PLL1、输出[4：7]更喜欢 PLL2。 当 PLL 频率不同时、我是否应该遵循这条评论？ 如果 PLL 频率相同或相似、我最好在所有输出上使用相同的 PLL。

第三个注释。 当频率存在串扰时、我应该分离输出。 因此、无论我使用什么 PLL、我都只能使用这种方法来解决 LMK03328上的问题。

此致、
舒

您好、Wang、

在您需要的输出频率下，您将始终得到此串扰警告，即使您将其中一个输出分开，也始终可能出现谐波串扰。

我不确定为什么 TICSpro 没有显示 LMK05318的警告消息。  

是的、请遵循这些准则、因为它与输出频率本身有关、而不是与 PLL 频率有关。 不要使用相同的 PLL 频率。  

此致、  

维森特  

尊敬的 Vicente：

为什么在80MHz 和100MHz 之间没有此类警告、第一个谐波仍处于20MHz。 输出[0：3]上的80MHz 和输出[4：5]上的100MHz。 芯片顶部输出[0：3]、底部输出[4：5]。 因此、我认为它们太远、无法产生谐波串扰、或者串扰太小、无法影响性能。 正如您所说的、这将始终是谐波串扰的可能性、但分离输出远可减少影响。 我是对的吗？

我应该按照指南将 PLL1用于 OUTP[0：3]、将 PLL2用于 OUTP[4：7]。 但在一个 PLL 中、我应该避免产生不同的频率来产生串扰。 我是否理解正确？

此致、
舒

您好、Wang、  
是的、由于物理距离、您无需担心。 只有当存在相邻输出时、这才会成为问题。  

这是关于产出的一般准则，是的。 即使您具有不同的 PLL VCO 频率、例如、如果您从 PLL 1生成80MHz 的输出、并从 PLL 2生成100MHz 的输出、那么 如果这两个输出频率彼此相邻、您仍然会收到潜在的串扰警告。  

此致、  

维森特