This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:分配模式下的数字延迟

Guru**** 2542070 points
Other Parts Discussed in Thread: USB2ANY, LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1049743/lmk04828-digital-delay-in-distribution-mode

器件型号:LMK04828
主题中讨论的其他器件:USB2ANYDAC37J84EVM

你(们)好  

在分配模式下使用 LMK 时、我很难将延迟置为有效。

当我在 PLL/VCO 正常模式下工作时、延迟工作正常。

有人知道要做什么才能得到延迟?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    专家将会马上回答您的问题。

    请共享配置文件。 理想情况下是 TICS 专业版设置文件。  

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yoel、

    数据表中并未完全明确、但在数字延迟和 SYSREF 电路的实现中采取了几个重定时步骤、这些步骤需要运行时钟分配路径。 如果以较低的频率运行分布路径、触发同步事件以启动延迟计数器、则需要将 SYNC 引脚保持在高电平至少8个分布路径周期; SYSREF_CLR 也必须在15个分配路径周期内置为有效、以确保 SYSREF 数字延迟正确复位。 大多数情况下、这些步骤并不是明显的要求、因为同步脉冲持续时间或 SPI 时序通常比 VCO 时钟慢一个数量级或两个。 但在时钟分配模式下、时钟分配路径可能具有任意低频、因此重定时级变得更加明显。

    如果您可以与我们共享配置、最好是 Julian 提到的 TICS Pro 设置文件、那将非常有帮助。 我们可能缺少其他问题。

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek

    由于某种原因、我无法将 LMK EV 板连接到 TICS Pro 程序。 它是否仅用于演示模式?

    此外、如果我们能够致电以在线讨论此问题、我将不胜感激。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yoel。

    请通过 USB2Any 连接电路板、如下所示:

    接下来、您需要检查是否选择了 USB2ANY。 转至   并检查以下对话框:

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Julian:

    我刚刚意识到、我们不是在谈论同一个电动汽车电路板。 我有 DAC37J84EVM、它还包含 LMK04828。 我使用的程序是 DAC3XJ8X GUI、其中也有一个配置 LMK 的选项。 我无法使用 USB2ANY 或 TICS pro 程序来实现此目的。  

     您能否给出一个寄存器值列表、以便将 LMK 配置为分布模式并使 DDLY 为5个周期(仅针对示例)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoel、

    很抱歉、我们刚刚从美国度假回来。 我并不完全确定、但我认为 DAC GUI 会导出其寄存器设置文件以及 LMK04828的一个部分。 要将数据格式化为正确的格式需要一些工作、但我们可以将十六进制寄存器数据导入到 TICS Pro 中。 同样、我们可以将 TICS Pro 配置导出为十六进制数据、并将其包含在 DAC GUI 配置文件中。

    您能否提供与 DAC GUI 一起使用的配置文件? 我可以检查此配置是否有问题并建议合适的同步序列。

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:

    我对 LMK 分配模式运行有疑问。 在分配模式下工作时、输出延迟(nsec)是否合理?

    它们是否不应该对齐?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoel、

    在分频器开始分频之前、数字延迟会对一些时钟分配路径周期进行计数。 在1分频分布模式下、"分频器"只是时钟分配路径频率的重定时副本、但在数字延迟计数器饱和之前、它仍然不会开始对输出进行重定时。 因此、一个输出可以在另一个输出之前开始一些时钟周期。 但是、除了使用半步长之外、处于1分频模式的所有时钟将共享一个上升边沿;半步长仅意味着时钟的上升边沿将与其他时钟的下降边沿共享。

    使用数字延迟在分配模式时钟之间创建相位偏移的唯一方法是将输出从更快的时钟分配路径频率(到 CLKin1的输入频率)中进行分频。 低频输出可通过时钟分配路径频率的较短周期进行数字延迟。

    我们之前曾致电过、我曾答应提供一些额外的材料、但由于实验室设施搬迁、我在最后敲定这些材料时遇到了延误(我相信我在通话中简要提到了这一举措)。 我刚才向您的现场应用工程师提供了材料、因此它应该很快就会发送给您。

    此致、

    Derek Payne