[参考译文] LMK04806：TICS 专业版设计审查

您好 Jerry、

实际上、负 PLL2相位检测器极性是正确的。

我查看了配置、它看起来很好。  您能否详细阐述一下"他们不能实现他们想要的目标"是什么意思？

• 是否有任何时钟输出？
  • 是否可以将 SYNC 置为有效并阻止输出时钟？  尝试设置 SYNC_POL_INV 位或更改引脚状态。
• 输出是否为关断频率？ 高或低电平？
• 另一个调试点是通过检查 CPout2电压来检查 VCO 的调谐电压。  听起来您可能无法做到这一点、但是...
  • 它是高电平还是低电平？

作为幻灯片注释、看起来使用的是 CodeLoader。  还有一款名为 TICS Pro 的最新软件。  但是、这不是任何问题的根源。

73、
Timothy

Jerry、

我只是再次仔细检查原理图、查看 PLL2的环路滤波器。  它似乎未连接。  它似乎也被标记为用于 PLL1 (CPUUT2_PLL1)。  不是。  有关 PLL2环路滤波器的信息、请参阅9.1.1.2节中的数据表图20。

73、
Timothy

您好、Timothy、

我们发现该接口存在错误。 我们正在努力确保将配置正确写入芯片。