• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 1029 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK03806：SYNC 引脚控制方法

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: LMK03806, LMK04806
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1052870/lmk03806-sync-pin-control-method

器件型号：LMK03806
主题中讨论的其他器件： LMK04806

您好！

我的客户不想使用 LMK03806的 SYNC 引脚来同步所有时钟输出的相位。

为此、请详细说明如何控制 SYNC 引脚。

当 SYNC_POL_INV 设置为1时、在输出时钟稳定后、SYNC 引脚输入是否应从高电平切换为低电平？ 之后、如果 SYNC 引脚输入保持低电平、同步是否会保持？

当 SYNC 引脚输入被连接为下拉电阻时、即使 SYNC_POL_INV 被从低电平控制为高电平、也有可能同步吗？

谢谢你。

JH

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、JH、

    请在此处查看同步示例：

    这是来自 LMK04806、后者具有类似的同步、但它也具有 DDLY。

    SYNC 引脚需要上升沿(如果 SYNC_POL_INV=1)来再次将输出置为有效。 如果 SYNC 引脚保持低电平、则输出将保持关闭状态。

    您可以使用 SYNC_PLL_DLD=1使输出保持禁用状态、直到 PLL 锁定。

    此致、

    Julian

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Julian：

    感谢你的帮助。

    当通过上拉或下拉连接 SYNC 引脚时、是否有任何方法仅使用寄存器控制进行同步？

    谢谢你。

    JH

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、JH、

    您可以更改 SYNC_POL_INV 状态以导致同步。

    73、
    Timothy

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Timothy、

    感谢你的答复。

    请告诉我们如何通过 SYNC_POL_INV 控制进行同步？

    将 SYNC_POL_INV = 1更改为0是否正确、同时将上拉电阻连接到 SYNC 引脚？

    此致、

    JH

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、JH、

    电压。  然后、在设置期间、我通常会对 SYNC_POL_INV = 1进行编程。

    然后生成同步；
    SYNC_POL_INV = 0
    SYNC_POL_INV = 1

    73、
    Timothy