[参考译文] LMK00105：在输出的负边沿上观察到振铃

admin

Other Parts Discussed in Thread: LMK00105

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1050158/lmk00105-ringing-observed-on-the-negative-edge-of-the-output

器件型号：LMK00105

LMK00105的输入是占空比为50%的1Hz 单端信号。

我们的设计中使用了首选配置(数据表中的图6)。

在输出端、观察到17uec 脉冲、在该脉冲的负边沿上看到振铃。

由于振铃、在负边沿发生错误触发。

为什么仅在负边沿上看到振铃？

如何克服负边沿上的这种振铃？

4 年多前

0 admin 4 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Nithin、

1) 1)您能否共享输入和输出的波形图像？

2) 2) LMK00105的所有输出是否都会发生这种情况？

可能存在终端不匹配、导致输出端出现反射。您可以尝试更改 Rs 值以确保传输线路为50欧姆。

此致、

Jennifer

0 admin 4 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

是的。此问题出现在 LMK00105的所有输出上。

波形。

0 admin 4 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Nithin、

这实际上看起来可能是电源中的噪声。也可以尝试测量 VCC 引脚、以查看是否出现类似的失真、并在 VCC 附近添加1uF 电容。

此致、

Jennifer

0 admin 4 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是的。在时钟的负边沿期间、VDD 上有噪声。

在现有22u+1uF 的基础上增加1uF 后、它降低了、但并未完全消除。

问题仍然存在。

此外，为什么输出的占空比在原始情况下发生变化？

0 admin 4 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Nithin、

VDD 引脚中的噪声是主要问题。这会影响占空比并导致干扰、正如您所观察到的。您必须调整电源以确保消除干扰。

此致、

Jennifer

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK00105：在输出的负边沿上观察到振铃