大家好、
在我们的设计中、我们使用5个 LMK 的.one LMK 作为主器件、其余4个 LMK 作为从器件。
主 LMK 输入频率：49.152MHz
主 LMK 输出频率：7.68MHz
我需要选择哪种模式？ 到目前为止、我正在使用双环路模式。因此、请浏览 TCS 文件和原理图、并就该模式提出建议。
在主器件中、我们得到的 CPout 为3.2V、但根据数据表(VCC/2)。
注意：环路滤波器与 EVM 相同
但我们仍然遇到 PLL1锁定问题。
e2e.ti.com/.../Master-code.tcse2e.ti.com/.../Slave-code.tcs
从机处于双循环嵌套模式 。
您好、Manasa、
您的上述说明显示主 LMK 输入频率为49.152MHz、而配置文件在 CLKin1输入时包含61.44MHz。 这可能是 PLL1锁定问题的原因。 还需要启用 CLKin1_EN、从而在 PLL1提供输入。
我不确定您是否有机会查看 有关多时钟同步的应用手册、该应用手册提供了多器件同步的各种选项及其时钟之间确定性偏斜的条件。
谢谢！
此致、
Ajeet Pal
您好、Manasa、
更改设置后、您是否锁定了 PLL1？
如果在抖动清除器模式下运行、则可以使用主 LMK 双环路模式。 否则、可在 PFD 频率与输入频率相同的单 PLL (PLL2)中使用。
由于它不是在零延迟模式(ZDM)下运行、所以时钟输出之间可能没有相位确定性。 因此、需要对同相时钟输出使用同步分频器。
到目前为止、设置看起来不错、可以在 EVM 上看到响应。
此致、
Ajeet Pal
您好、Manasa、
主 LMK 配置文件看起来很好、我相信您会从中获得正确的频率。
关于从器件 LMK、当您将单端输入馈送到该器件时、它需要在7.68MHz CLKIN 输入下满足输入压摆率和输入峰峰值电压要求。
您可以验证输入信号规格、这可能是 PLL 解锁/闪烁的原因。
您可以尝试使用主 LMK 的 LVCMOS 单端输出、该输出将具有更高的 pk-pk 输出、并且应该可以正常工作。
下图显示了单端正弦波输入在频率范围内的最小输入电平要求、而它需要更高的输入电平以实现更低的输入频率。
谢谢！
此致、
Ajeet Pal
