请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCE925 CDCE925数据表中提到以下几点：
a) 片上 VCXO：拉电流范围±150ppm：这意味着输入时钟源的容差高达 ±150ppm？ 当 使用16MHz 振荡器作为输入源时、这个问题特别适用。
B) 启用0-PPM 时钟生成：请求详细说明此概念。 即使输入时钟源 的容差高达 ±150ppm、输出也可以在0ppm 的容差下生成？
我们正在设计使用 CDCE925的时钟架构、其中输入时钟源来自16MHz 振荡器、且振荡器的容差为50ppm。 但连接到 CDCE925输出的器件要求容差小于30ppm。 这是否可以通过 CDCE925 (更高的输入容差和更小的输出容差)实现？
此致、
Thomas CN
