请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCI6214 大家好、
我们希望在下面就我们客户的询问寻求您的帮助。
我们将通过板载 FPGA 对时钟发生器芯片 CDCI6214进行编程。 CDCI6214编程过程列出了以下三个步骤
应用 RESETN=低电平。
应用 REFSEL=MID (保持三态)
应用 EEPROMSEL=MID (保持三态)。
遗憾 的是、时钟发生器芯片的 RESETN、REFSEL 和 EEPROMSEL 引脚未连接到 FPGA。 当 FPGA 打开时、它们按如下方式进行连接
RESETN -上拉至1.8V
RFSEL -通过4.75k Ω 电阻器实现低脉冲
EEPROMSEL -通过4.75k Ω 电阻器上拉为高电平
当尝试通过 EEPROM 直接访问对时钟发生器进行编程时、这是否会成为一个问题。 因为我们能够直接对 EEPROM 进行编程、而无需切换 RESETN 并将 RFSEL 和 EEPROMSEL 置于 MID 状态。 但编程成功率不是100%。 对于每10块电路板、我们尝试编程的只有7块电路板被编程、而其余3块电路板则未编程。
此致、
Danilo
