[参考译文] LMK04832：LMK04832中的 PLL 未锁定

您好、Keerthana、

我很困惑：您说 LMK04832在时钟分配模式下使用、这意味着应禁用 PLL1和 PLL2。 但是、当我检查 TCS 文件时、我看到 PLL1和 PLL2都已启用、并且 VCO_MUX 正在分配来自 VCO1的信号。 如果您希望使用具有49.152MHz CLKin1输入的时钟分配模式、并在经过384分频(128kHz)后将其分配给输出、则应转至"设置模式"页面并单击"设置分配"以将 LMK04832配置为时钟分配模式、 它将关闭 PLL 并正确配置 VCO_MUX 和 CLKin1_DEMUX。 但是、您的原理图中存在 VCXO、这让我想知道您正尝试支持何种配置。

由于您的电流配置具有 PLL2有效和2949.12MHz VCO、PLL 会锁定到原理图中的122.88MHz VCXO。 这对我来说是有道理的。

我不确定您使用的是什么 VCXO、但很明显、PLL1环路滤波器值不同。 这可能是原因的一部分。 如果您可以为我提供以 kHz/V 或 ppm/V 为单位的 VCXO 增益、我可以确认 PLLatinum Sim 中的环路滤波器稳定性。

然而、更大的问题是 PLL1_NCLK_MUX 被设定为反馈多路复用器、并且反馈多路复用器被禁用。 从理论上讲、PLL1永远不能锁定此配置。 在实践中、您可能锁定 OSCin 的寄生信号、器件内部的电容耦合到高阻抗 PLL1_NCLK_MUX 反馈路径。 在任何情况下、此配置都不应锁定且需要修改、以便 PLL1正确使用 OSCin 或零延迟反馈。

此致、

Derek Payne