This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMH1983:12G SDI 的抖动性能

Guru**** 2516170 points
Other Parts Discussed in Thread: LMH1983

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1043113/lmh1983-jitter-performance-for-12g-sdi

器件型号:LMH1983

您好、支持团队、

LMH1983是否支持12G-SDI 时钟要求?

是否需要将任何抖动清除器置于12G SDI 驱动器和 均衡器中?

如果正确、请告诉我正确的抖动清除器。

此致、

Takahashi Hirokazu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 、Takahashi-San、

    LMH1983是一款抖动清除器+时钟发生器、我认为电缆驱动器和均衡器不需要时钟信号。 LMH1983的输出时钟通常用作 FPGA (串行器)的参考时钟。 因此、对时钟的要求将来自 FPGA/串行器。 您是否有客户提出的要求?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel-San 您好

    感谢您的支持。

    你是对的。 LMH1983连接到 FPGA。

    12G SDI 性能是否取决于 FPGA 中集成的 PLL?

    是否需要放置任何时钟清除器来改善相位噪声、抖动等?

    此致、

    Takahashi Hirokazu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 、Takahashi-San、

    是的、FPGA 内的 PLL 将影响性能、因此 FPGA 应对输入时钟有相位噪声要求、以确保满足总体抖动性能。 是否需要外部时钟发生器或锁相器取决于 FPGA 性能和系统架构、客户应该能够判断。