This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:相位噪声要求-稳压器

Guru**** 2538950 points
Other Parts Discussed in Thread: LMX2594, LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1135769/lmx2594-phase-noise-requirement--reg

器件型号:LMX2594
主题中讨论的其他器件: LMK04828

您好、E2E 团队、

我计划将 PLL 合成器 LMX2594与来自 LMK04828B 的参考时钟一起使用、以生成5GHz 和10GHz 的输出频率 、这是数据转换器 IC 的采样时钟。

来自 OCXO O-CDFE028EW-P-R-10MHz/100MHz 的 LMK04828B PLL 参考时钟为100MHz。

对于此应用、在10Hz 频率偏移时、我具有非常低的相位噪声要求。

但在数据表中、我看到的每个位置的相位噪声图都是从100Hz 频率偏移开始的。

您能否在5GHz 和10GHz 的输出频率下提供10Hz 频率偏移的相位噪声性能数据?

请使用任何低相位噪声参考时钟进行测量并分享设置详细信息。

提前感谢、
Sakthi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sakthi、

    10Hz 偏移由参考时钟决定、5GHz 至10GHz 时、LMX2594输出的该偏移处的相位噪声将等于20log (fout/100)。  

    您还可以使用 PLL SIM 进行相位噪声仿真。

    BTW、请使用 LMK04828中的 OSCout 作为 LMX2594的参考时钟。 DCLK OUT 的相位噪声高于 OSCOUT (因为 PLL 和 VCO 会增加噪声)。