• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 224 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVP111：Hyperlynx 仿真

admin
Guru**** 2384880 points
Other Parts Discussed in Thread: CDCLVP111
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1020456/cdclvp111-hyperlynx-simulation

器件型号：CDCLVP111

您好、团队寻求您对此问题的支持。

在我们的设计中使用 CDCLVP111、我们将在 Hyperlynx 中运行一些仿真。 我们将遵循图8中的设置。 当我们对其进行仿真时、接收器的摆幅仅为1Vpp、仅足以满足所需的+/-500mV 输入(第6.6节参数 V_ID)、这是否意味着该芯片不能用于驱动另一个 CDCLVP111？

https://www.ti.com/lit/ds/scas859f/scas859f.pdf

谢谢你。

-Mark

  • 0
    TI__Guru**** 2384880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark、您好！

    仿真摆幅(1Vpp)为单端还是差分输出？

  • 0
    TI__Guru**** 2384880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ajeet、他们使用了数据表图8 中 LVPECL 输出终端下的配置。

    谢谢你

  • 0
    TI__Guru**** 2384880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark、您好！

    很抱歉、我早些时候没收到。  

    V_ID 是(V_IH - V_IL)的差值、应大于500mV。 它们的仿真显示为1Vpp、因此它满足输入 pk-pk 要求。 可以与另一个 CDCLVP111器件连接。

    此致、

    Ajeet Pal