This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1018405/cdce72010-cdce72010
我计划使用 LVCMOS 信号驱动 PRI_REF、这意味着按照数据表中的建议、使用1k Ω 电阻器将 PRI_REF-接地。
但是、我不确定在 PRI_REF-接地时应为 PRI_REF+配置的信号电平是多少？
数据表仅显示差分模式下 PRI_REF 的电平、而不显示配置为 LVCMOS 的 PRI_REF 的电平。
请帮助。
谢谢。
您好、Jiang、
CDCE72010的 LVCMOS VIL 为0.3VCC (1V)、VIH 为0.7VCC (2.31V)。 因此、PRI_REF+的输入电平应高于此值。
此致、
Ajeet Pal
