请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK05318B 主题中讨论的其他器件： LMK5B33216、 LMK05318
您好！
对于需要将多个集成器件与同一时钟同步的项目、我们正在寻找一个低抖动时钟发生器。
IC 应能够从具有 x16乘法因子的1MHz 至6MHz FPGA 时钟生成多达8个相同的 LVDS 时钟(例如、从3MHz 参考输入时钟获取48MHz 输出时钟)。 此外、我们希望输出时钟与输入参考时钟进行边沿对齐、因此 IC 还应集成零延迟模式(ZDM)。
我们已确定 LMK05318B 似乎符合我们的要求、但数据表对 ZDM 感到困惑。 例如、是第5节：
“DPLL 可以对1PPS (每秒脉冲数)基准输入进行电阻锁定，并在一个输出上支持可选的零延迟模式，以实现具有可编程偏移的确定性输入到输出相位对齐。”
第一个问题：这个模式是否也与一个1PPS 基准之外的传统基准输入时钟兼容？
第二个问题：据我们了解、ZDM 功能 似乎仅在 OUT7通道上可用。 是这样吗？ 或者、我们是否可以在所有通道上获得 ZDM、因为例如、它们都可以共享来自 APLL1的相同输入时钟？
谢谢你
Maxime
