[参考译文] LMK04610：sysref 生成要求

Daniel、您好！

请注意、除非 PLL2预分频器的输出上存在时钟、这意味着需要启用 PLL2 (无论是否使用 PLL2)、否则在分配模式下不可能触发 SYSREF 脉冲。

此致、

Julian

Julian、

我怀疑这可能是问题所在、因此感谢您的验证。 我现在尝试仅使用 PLL2、而不使用 PLL1的 VCXO。 但是、当我对芯片进行编程时、我看到输出时钟根本不是我对其编程的那样。 我认为 PLL2运行不正常、我可以告诉它没有锁定。 请问我设置 PLL2的方式是否有问题？ 这是我的寄存器文件。 /cfs-file/__key/communityserver-discussions-components-files/48/PLL2_5F00_en_5F00_78_5F00_125_5F00_MHz.txt

Ajeet、

我们正在变得越来越近。 这确实会在所需的通道上输出所需的频率。 但是、当我将 SYNC 引脚功能配置为"Sysref 请求"并将其中一个输出通道设置为 SYSREF 功能时、 然后切换 SYNC 引脚、我不会根据我在"输出"选项卡中分配的脉冲数在输出上获得一些 SYSREF 脉冲的预期行为。 我看到 PLL2_LCK_DET 现在已被检查、因此 PLL2肯定会锁定。 此外、我将在评估板上测试所有这些。

我有两个问题：

我一直遵循数据表建议的编程顺序、但在你给出的工作示例中、寄存器0x85和0x86的读数为0x01、寄存器0xF6的读数为0x00。 这有何不同？

2.除了我提到的(更改 SYNC 引脚功能、在输出端启用 SYSREF 并选择输出脉冲数)外、我还需要选择其他什么来启用 SYSREF 脉冲生成？

Ajeet、

我弄清楚问题是什么、这是我的测试设置问题。 SYSREF 功能现在似乎正常工作。 我对我上面提出的问题1仍然很好奇。 请告诉我、如果您对我有相关信息、然后我会将其标记为已解决。

谢谢、

Daniel